资源列表

« 1 2 ... .32 .33 .34 .35 .36 1837.38 .39 .40 .41 .42 ... 4310 »

[VHDL编程03034

说明:verilog中的一个不用状态机和决断函数就可以实现多重函数赋值的例子,希望对你用帮助。-verilog of a state machine and no decisive function could achieve multiple functions assigned to the case, you want to help.
<记记> 在 2025-06-13 上传 | 大小:270kb | 下载:0

[VHDL编程CPLD8088verilog

说明:使用CPLD仿真8088核,内有源程序和说明,可以参考-CPLD simulation using 8088 nuclear, which has source code and descr iption can refer to
<梁志洪> 在 2025-06-13 上传 | 大小:270kb | 下载:0

[VHDL编程vga_colors

说明:通过vga通讯控制显示器显示七彩条文,通过quartus编译的程序,可用-Communication and Control through the vga display colorful provisions quartus compiled through the procedures that can be used
<夏英杰> 在 2025-06-13 上传 | 大小:270kb | 下载:0

[VHDL编程automat

说明:automat. in VHDL. This was write in xillinix program
<adziolek> 在 2025-06-13 上传 | 大小:270kb | 下载:0

[VHDL编程fftw-paper-ieee

说明:基于VHDL的 FFT 模块的开发 初学者值得一看的-VHDL-based development of the FFT module for beginners to see the
<lcz85> 在 2025-06-13 上传 | 大小:270kb | 下载:0

[VHDL编程pinball_vhdl

说明:学长数字系统设计的技术报告,做的是一个点阵实现的弹球游戏,自己做这个的时候也是参考这份资料的,非常具有参考价值-Digital System Design Mentor technical report, do a lattice realization of pinball games, their is also a reference to do this when the data have great reference value
<林云龙> 在 2025-06-13 上传 | 大小:270kb | 下载:0

[VHDL编程bcd7

说明:bcd管的实现-BCD
<Renlonghao> 在 2025-06-13 上传 | 大小:270kb | 下载:0

[VHDL编程adaptive_filtering

说明:fundumental Adaptive filtering
<kakekhani> 在 2025-06-13 上传 | 大小:270kb | 下载:0

[VHDL编程UART

说明:FPGA的UART程序,非常好的,讲解详细,我当初看了好多都看不懂,看了这个以后终于明白-FPGA' s UART program, very good, detailed explanation, I had read a lot have not read, finally realized after reading this
<xuxing> 在 2025-06-13 上传 | 大小:270kb | 下载:0

[VHDL编程LCD12864_FPGA_VerilogHDL

说明:FPGA LCD12864,Verilog HDL代码-FPGA LCD12864, Verilog HDL code
<贺炜> 在 2025-06-13 上传 | 大小:271kb | 下载:0

[VHDL编程CY7C68013A_board_test

说明:该资料基于FPGA实现USB2.0的高速传输,即CY7C68013A芯片的数据传输,包括FPGA与上位机之间数据的相互传输,CY7C68013A的传输速率最高可达480M/S。-The FPGA-based high-speed data transmission USB2.0, that CY7C68013A chip data transmission, including the mutual transmission of data between the FPGA and the ho
<Grace> 在 2025-06-13 上传 | 大小:271kb | 下载:0

[VHDL编程uart2bus_latest

说明:uart IP, including rx,tx module,and FSM control,data paser logic. including: testbench-uart IP
<andrew.zhang> 在 2025-06-13 上传 | 大小:271kb | 下载:0
« 1 2 ... .32 .33 .34 .35 .36 1837.38 .39 .40 .41 .42 ... 4310 »

源码中国 www.ymcn.org