[VHDL编程] THKEGC-2

说明：CPLD程控交换综合实验程序，附有源代码，和最终下载文件-CPLD program-controlled exchange of comprehensive experimental program, with source code, and eventually download
<于风> 在 2025-06-15 上传 | 大小：232kb | 下载：0

[VHDL编程] VHDL_example

说明：VHDL经典例子，适合初学者实用，可快速入门。-VHDL examples
<zhanzh> 在 2025-06-15 上传 | 大小：232kb | 下载：0

[VHDL编程] RSIC_CPU2

说明：这是一个用verilog编写的RSIC CPU模型，几个必要的模块都已经齐全，有兴趣的可以再完善更多的功能-This is a verilog written RSIC CPU model, several necessary modules are already complete, are interested in more features can be further improved
<宇龙> 在 2025-06-15 上传 | 大小：232kb | 下载：0

[VHDL编程] ledrun

说明：基于FPGA的简易LEDs跑马灯控制程序-simple LEDs Marquee control procedures based on FPGA
<何景田> 在 2025-06-15 上传 | 大小：232kb | 下载：0

[VHDL编程] miaobiao

说明：本设计是一个基于CPLD的秒表，可以计时1小时，精确到1s。-This design is a based on CPLD stopwatch, may time 1 hour, precisely to 1 s.
<贺小平> 在 2025-06-15 上传 | 大小：232kb | 下载：0

[VHDL编程] Modelsim

说明：Modelsim 5.6詳細使用教學手冊-Of Modelsim 5.6 using the instruction manual
<張小唯> 在 2025-06-15 上传 | 大小：232kb | 下载：0

[VHDL编程] decode38a

说明：3-8译码器的输入是3个脚,输出是8个脚。用高低电平来表示输入和输出。输入是二进制。3只脚也就是3位二进制数。-3-8 decoder input is 3 feet, and the output is 8 feet. High and low input and output. Input is binary. 3 feet 3 binary number.
<geng> 在 2025-06-15 上传 | 大小：232kb | 下载：0

[VHDL编程] shift

说明：“双向”指的是加1还是减1操作，可以用语句 if dir=’1’ then … else实现； “异步清零”指的是只要reset为高电平，立即清零，而不需要等待时钟脉冲（计数脉冲）到来； “同步时钟使能”是指当enable有效时还不能立即把内部输出值加载到锁存器的数据端，而是需要等到下一个时钟，在时钟信号的控制下再相应。 -" Two-way" means plus or minus 1 operation, with a statement if dir = &#
<shuang> 在 2025-06-15 上传 | 大小：232kb | 下载：0

[VHDL编程] SinPout

说明：FPGA设计中涉及到的速度与面积互换技巧，本工程的代码用Verilog编写，实现功能串行输入并行输出-It comes to speed and area interchangeable FPGA design skills, the project code written in Verilog function serial input parallel output
<wicoboy> 在 2025-06-15 上传 | 大小：232kb | 下载：0

[VHDL编程] VHDL-Cookbook

说明：core generator vhdl book
<joshua dorafshan> 在 2025-06-15 上传 | 大小：232kb | 下载：0

[VHDL编程] Multiply8-6

说明：FPGA verilog用移位相加的方式来实现8位的乘法器-FPGA verilog With shift and add a way to achieve 8 multiplier
<李潇> 在 2025-06-15 上传 | 大小：232kb | 下载：0

[VHDL编程] 1-example_led_5

说明：Verilog编写的移位闪灯（跑马灯），FPGA实验板，Xilinx ISE实验环境-Verilog prepared by a shift flash (marquees), FPGA experimental board, Xilinx ISE experimental environment
<华强> 在 2025-06-15 上传 | 大小：232kb | 下载：0