[VHDL编程] ditietickets

说明：利用VHDL语言实现地铁售票系统的设计。售票系统根据途经站数自动计算票价-Using VHDL language metro ticket system. Ticketing system automatically calculated according to the number of fares via station
<mollyma> 在 2025-06-07 上传 | 大小：211kb | 下载：0

[VHDL编程] 14_fsm_V6

说明：finit state machines for disigner FPGA with VHDL langue
<hung nguyen> 在 2025-06-07 上传 | 大小：211kb | 下载：0

[VHDL编程] voter

说明：7人表决器，运用for语句实现，很简单，很实用！-7 voting machines, used for statements to achieve, very simple and very practical!
<xizi> 在 2025-06-07 上传 | 大小：211kb | 下载：0

[VHDL编程] Design_and_implementation_of_pipeline_structure_of

说明：描述基于FPGA的图像滤波的流水线结构设计与实现-Descr iption of image filter based on FPGA Design and Implementation of the pipeline structure
<全球> 在 2025-06-07 上传 | 大小：211kb | 下载：0

[VHDL编程] edit16_4

说明：16-4编码器,实现16位转4位的编码,是4-16译码器的逆程序,通过时序验证-16-4 encoder to achieve 16-bit to 4-bit code, is the inverse process decoder 4-16 through the timing verification
<寒星> 在 2025-06-07 上传 | 大小：211kb | 下载：0

[VHDL编程] traffic_lights

说明：Verilog 语言实现的红黄绿交通灯程序，编译成功，为全工程文件，可以直接打开运行-Verilog language of the red yellow and green traffic lights program, compile successfully, for the whole project file, you can directly open the run
<李丽丽> 在 2025-06-07 上传 | 大小：211kb | 下载：0

[VHDL编程] 00000000000000

说明：洗衣机代码！！！很好用啊，我灰常喜欢 很好用啊，我灰常喜欢-wash machine
<朱朱> 在 2025-06-07 上传 | 大小：211kb | 下载：0

[VHDL编程] 15

说明：Robust H∞ Control of a Doubly Fed Asynchronous Machine
<ouissam> 在 2025-06-07 上传 | 大小：211kb | 下载：0

[VHDL编程] VGAxianshihanzi

说明：使用FPGA控制VGA在电脑上面显示想要的汉字-VGA on the computer using the FPGA control the desired character shown above
<Andrew> 在 2025-06-07 上传 | 大小：211kb | 下载：0

[VHDL编程] Guagle_wave

说明：这是一个波形文件产生软件 用于产生FPGA 所设计ROM的初始化波形文件memory initialization file-This is a waveform file generated by the design of the software used to generate FPGA initialization of ROM memory initialization file waveform file
<刀刀> 在 2025-06-07 上传 | 大小：211kb | 下载：0

[VHDL编程] Char5-basic-arithmetic-logic-models

说明：夏宇闻著作：从算法设计到硬线逻辑的实现,CHAR5：基本运算逻辑和它们的Verilog_HDL模型-XIA Wen works: from algorithm design to hard wire logic implementation, CHAR5: basic arithmetic logic models and their Verilog_HDL
<Aaran> 在 2025-06-07 上传 | 大小：211kb | 下载：0

[VHDL编程] digital-electronic-clock

说明：基于VHDL的数字电子时钟的设计 实现计时，秒表，闹钟功能-VHDL-based design implementation digital electronic clock timer, stopwatch, alarm clock function
<min> 在 2025-06-07 上传 | 大小：211kb | 下载：0