[VHDL编程] FPGA_CRC

说明：CRC算法的FPGA理论推理以及FPGA实现-CRC algorithm and FPGA realization of FPGA theoretical reasoning
<Robin> 在 2025-07-18 上传 | 大小：202kb | 下载：0

[VHDL编程] muil

说明：基于verilog的乘法器 简单实用 初学者的好材料-Verilog multiplier based on simple and practical good material for beginners
<majianbiao> 在 2025-07-18 上传 | 大小：202kb | 下载：0

[VHDL编程] 8088verilog

说明：intel8088的verilog core ，完整的RTL-intel 8088 verilog core， all RTL
<zhangq> 在 2025-07-18 上传 | 大小：202kb | 下载：0

[VHDL编程] UART_communication

说明：it s a document where described rs232 communinication between pc and fpga . it describe the vhdl structure of uart driver in fpga that allow communication between this devices
<seif> 在 2025-07-18 上传 | 大小：202kb | 下载：0

[VHDL编程] auto

说明：verlog语言编写的自动售货机源代码，可供初学者参考 -verlog vending machine language source code reference for beginners
<张维达> 在 2025-07-18 上传 | 大小：202kb | 下载：0

[VHDL编程] cnt10

说明：设计带有异步复位、同步计数使能和可预置型的十进制计数器。 具有5个输入端口（CLK、RST、EN、LOAD、DATA）。CLK输入时钟信号；RST起异步复位作用，RST=0，复位；EN是时钟使能,EN=1,允许加载或计数；LOAD是数据加载控制，LOAD=0，向内部寄存器加载数据；DATA是4位并行加载的数据。有两个输出端口（DOUT和COUT）。DOUT的位宽为4，输出计数值，从0到9；COUT是输出进位标志，位宽为1，每当DOUT为9时输出一个高电平脉冲 -Designed with
<黄恋> 在 2025-07-18 上传 | 大小：202kb | 下载：0

[VHDL编程] TRABALHO2

说明：homework vhdl in order to implement at class.
<Marcio> 在 2025-07-18 上传 | 大小：202kb | 下载：0

[VHDL编程] VHDL

说明：关于VHDL语言的学习课件，十分简练、通俗易懂-VHDL（Very High Speed Integrated Circuits Hardware Descr iption Language）
<娄利民> 在 2025-07-18 上传 | 大小：202kb | 下载：0

[VHDL编程] ex_AM-CS2P

说明：AVR led example file
<Su> 在 2025-07-18 上传 | 大小：202kb | 下载：0

[VHDL编程] Some-Real-Machines-Overview-chap5

说明：Some Real Machines Overview
<Christoffer> 在 2025-07-18 上传 | 大小：202kb | 下载：0

[VHDL编程] EX3

说明：一个简单的EDA设计，显示4个数码管，根据时钟的频率计数-A simple EDA design, 4 digital tube, according to the frequency of the clock count
<风平浪静> 在 2025-07-18 上传 | 大小：202kb | 下载：0

[VHDL编程] VGA

说明：主要介绍的是VGA的显示控制，VGA彩条信号发生器的设计。-Introduces the VGA display control, VGA color bar signal generator design.
<libin> 在 2025-07-18 上传 | 大小：202kb | 下载：0