[VHDL编程] verilog实例

说明：一些很实用的verilog源程序，是初学者的好棒手，希望能给需要的人一点帮助，请支持一下。-some very practical Verilog source is the beginners excellent hands, in hopes of giving those who need a bit of help, please support what.
<叶若寒> 在 2025-06-10 上传 | 大小：162kb | 下载：0

[VHDL编程] vhdltoverilog

说明：vhdl to verilog语言的编程设计，很有参考价值。-vhdl to verilog programming language design, great reference value.
<白石> 在 2025-06-10 上传 | 大小：162kb | 下载：0

[VHDL编程] pingpang

说明：实现乒乓缓存，用verilog语言编写！-Realize cache ping-pong, using Verilog language!
<zhl> 在 2025-06-10 上传 | 大小：162kb | 下载：0

[VHDL编程] baweiplj

说明：基于VHDL语言的八位数字频率计设计，解决了以往例程逢9进1的错误，程序简单适合初学者-Based on VHDL eight digital frequency meter design, to solve routine every 9 into an error, the program simple for beginners
<吴浩正> 在 2025-06-10 上传 | 大小：163kb | 下载：0

[VHDL编程] set_abl_clk_i

说明：this a set_able_clock. like some in auto mobile.-this is a set_able_clock. like some in auto mobile.
<mkr> 在 2025-06-10 上传 | 大小：163kb | 下载：0

[VHDL编程] elevator-controller-VHDL

说明：电梯控制器程序设计与仿真，本文为DOC文档，附有源码和仿真波形-The elevator controller programming and simulation, this paper for the DOC document, attached to the source code and simulation waveform
<> 在 2025-06-10 上传 | 大小：163kb | 下载：0

[VHDL编程] dpllwc

说明：基于VHDL语言编写的锁相环程序，能够实现比较精确的锁相功能。-PLL-based VHDL language program, to achieve more precise lock function.
<kangyi> 在 2025-06-10 上传 | 大小：163kb | 下载：0

[VHDL编程] SynchronizeAutomaticallyEntersCPLD

说明：CPLD与CY7C68013通讯程序，使用的是同步输入功能，测试过了可以使用，需要下载自动同步驶入的固件。-CPLD and CY7C68013 communication program that uses synchronous input function test can be used, you need to download the firmware automatically synchronized into.
<刘冰> 在 2025-06-10 上传 | 大小：163kb | 下载：0

[VHDL编程] VHDL_ALTERA_MAX-EPM570-key_Digital-tube-display.r

说明：ALTERA MAX-II-EPM570 VHDL Source code key_Digital-tube-display , shematic 21EDA-ALTERA MAX-II-EPM570 VHDL Source code key_Digital-tube-display , shematic 21EDA
<Raminiut> 在 2025-06-10 上传 | 大小：163kb | 下载：0

[VHDL编程] Graphics-and-mixed-VHDL-input

说明：1、 学习在QUARTUSII软件中模块符号文件的生成与调用。 2、 掌握模块符号与模块符号之间的连线规则与方法。 3、 掌握从设计文件到模块符号的创建过程。 -Circuit design, graphics, and mixed VHDL input
<漆广文> 在 2025-06-10 上传 | 大小：163kb | 下载：0

[VHDL编程] sdram_ip

说明：完成SDRAM的上电配置，状态机编写其读写模块，存储模块，并通过两个异步作为存储和读取的通道(Complete the SDRAM power-on configuration, the state machine to write its read-write module, memory module, and through two asynchronous as a storage and read the channel)
<子炎恋紫雪 > 在 2025-06-10 上传 | 大小：163kb | 下载：0

[VHDL编程] maXimator-thermometer-7seg-display

说明：Thermometer with 7-segment display in FPGA In the project I used MAXimator starter board.
<maniekrybka> 在 2022-12-02 上传 | 大小：162.82kb | 下载：0