资源列表
[VHDL编程] Example-2-3
说明：这些是verilog编程实例3,仅供参考-These are three examples of Verilog Programming for reference<john> 在 2025-06-17 上传 | 大小：149kb | 下载：0
[VHDL编程] video_from_opencore
说明：全电视信号编码器，verilog的，看看有借鉴价值否？-video signal encoder, Verilog, to see whether the reference value?<12> 在 2025-06-17 上传 | 大小：149kb | 下载：0
[VHDL编程] test_pll
说明：该源码主要实现锁相环的功能，锁相环包括输入端，鉴相器，环路滤波器，压控振荡器，以及反馈信号，我们的目的是实现输入信号和反馈信号的同步，因此，该源码描述了如何让对信号进行跟踪，捕获和锁定，最后使其输入输出同步。-The source mainly realizes the function of phase-locked loop, phase-locked loop consists of input, phase discriminator, loop filter and the volta<HQ> 在 2025-06-17 上传 | 大小：150kb | 下载：0
[VHDL编程] data_recovery
说明：通过数据恢复时钟的例子教程，对研究这类原理很有帮助哦-data clock decover xilinx example<liuzefu> 在 2025-06-17 上传 | 大小：150kb | 下载：0
[VHDL编程] vhdl_01110010
说明：一个简易的产生巴克码和巴克码的检测程序，适合于刚刚学习VHDL语言的入门。-A simple code and generate Barker Barker code testing procedures, suitable for just learning VHDL language entry.<鸿雨> 在 2025-06-17 上传 | 大小：150kb | 下载：0
[VHDL编程] DE2_Default-source
说明：Altera FPGA DE2 Default Project File<koko> 在 2025-06-17 上传 | 大小：150kb | 下载：0
[VHDL编程] traffic
说明：traffic vhdl code -traffic vhdl code ......<ali elgammal> 在 2025-06-17 上传 | 大小：150kb | 下载：0
[VHDL编程] 12_24clock
说明：基于FPGA的数字万年历设计。可显示年月日时分秒星期，可校时，可整点报时。-FPGA-based design of digital calendar. Displays the date when the minutes and seconds the week, when the school can be the whole point timekeeping.<God_Paine> 在 2025-06-17 上传 | 大小：150kb | 下载：0
[VHDL编程] 基于FPGA的负延迟设计
说明：用VHDL语言写的基于FPFA的负延迟设计(FPFA based negative delay design written in VHDL language)<守候在街口> 在 2025-06-17 上传 | 大小：150kb | 下载：1