[VHDL编程] hdb3 decoder

说明：我上期做的VHDL设计方案，用于在FPGA或CPLD中实现HDB3的编码-I do view on the VHDL design options for the CPLD or FPGA to achieve HDB3 code
<王薇> 在 2025-06-22 上传 | 大小：117kb | 下载：0

[VHDL编程] ref-ualaw

说明： A率/u率 压缩与解压缩的IP核，。 # 由AHDL语言写成，可在MaxplusII和QuartusII中使用，源代码加密。-A rate/u rate compression and decompression of the IP core,. By AHDL# languages, and the Quartus II MaxplusII use, the source code encryption.
<zhangkun> 在 2025-06-22 上传 | 大小：117kb | 下载：0

[VHDL编程] assignment-1-(2)

说明：verilog coding of basic concept
<Nisha> 在 2025-06-22 上传 | 大小：118kb | 下载：0

[VHDL编程] step-machine

说明：fpga课程设计中的步进电机简易编程代码，VHDL语言。-FPGA curriculum design stepper motor simple programming code, VHDL language.
<hanmin> 在 2025-06-22 上传 | 大小：118kb | 下载：0

[VHDL编程] verilog_uart_valid

说明：用verilog语言写uart通讯的原理以及经过验证的源码-Uart verilog language written with the principle of communication and a proven source
<yuan> 在 2025-06-22 上传 | 大小：118kb | 下载：0

[VHDL编程] flash-led

说明：利用verilog语言实现fpga硬件下一个简单的流水灯试验,三只灯实现流水操作,一只实现闪烁操作,非常好的入门参考经典实例-Language verilog fpga hardware utilization under a simple light water experiment, three lights to achieve pipelined to achieve a flashing operation, a very good introductory reference to
<havi> 在 2025-06-22 上传 | 大小：118kb | 下载：0

[VHDL编程] FPGA-implementation-of-CORDIC

说明：就目前的趋势来看，对硬件复杂信号处理的了解主要是缺少对硬件信号处理结构的了解。虽然有许多硬件高效算法的存在，但是由于在过去得25年里软件的优势明显，人们对这些法则并不了解。CORDIC法则就是其中的一个，它是运用平移-相加完成某些三角函数，双曲线，线性，对数的运算功能。虽然有很多的文章已经介绍了CORDIC 运算法则的各种不同的方面 ，却很少有针对CORDIC在FPGA上执行的研究。这篇论文就是研究在一个CORDIC体系下，以往的那些功能是如何完成的，以及解释运算法则如何工作,而且探究针对FPG
<可难> 在 2025-06-22 上传 | 大小：117kb | 下载：0

[VHDL编程] dds(9854)_test(sin_cos)(EP1C6)

说明：通过FPGA控制DDS(AD9854)输出120M一下的双路正交信号，实现在通信和控制领域的应用。-Controlled by FPGA DDS (AD9854) output 120 m the dual orthogonal signal, realize the application in the field of communication and control.
<yanghang> 在 2025-06-22 上传 | 大小：118kb | 下载：0

[VHDL编程] KEY_LED_FPGA_VerilogHDL

说明：FPGA按键与LED，Verilog HDL代码-FPGA buttons and LED, Verilog HDL code
<贺炜> 在 2025-06-22 上传 | 大小：118kb | 下载：0

[VHDL编程] Synchronous-FIFO-

说明：一个用verilog实现的同步fifo设计，压缩包里有word介绍设计中各信号的作用-Achieve a synchronous fifo with verilog design, compression bag has the role of word describes the design of the signals
<csy> 在 2025-06-22 上传 | 大小：118kb | 下载：0

[VHDL编程] 9600bps.UART

说明：该源码，可以实现串口收发，在Altera硬件平台上验证可用。-The source code, you can achieve the serial transceiver, the Altera hardware platform to verify available.
<王绍伟> 在 2025-06-22 上传 | 大小：118kb | 下载：0

[VHDL编程] diantikongzhi

说明：用VHDL实现的电梯控制系统，仿真结果，实验总结已包含在文档中-The VHDL implementation of the elevator control system, simulation results, experimental summary has been included in the document
<张雨> 在 2025-06-22 上传 | 大小：118kb | 下载：0