[VHDL编程] 终端CPLD逻辑工程文件

说明：该工程文件实现ARM系统中CPLD的逻辑工作，起到外围资源的逻辑地址译码功能-realization of the project document ARM system CPLD logic, external resources have address decoding logic function
<王希> 在 2025-06-22 上传 | 大小：115kb | 下载：0

[VHDL编程] cordic2

说明：cordic算法的vhdl实现，是用来实现极坐标同直角坐标之间变换。-cordic algorithm vhdl realized, is used to achieve a very Cartesian coordinates with the transformation between.
<wangyd> 在 2025-06-22 上传 | 大小：115kb | 下载：0

[VHDL编程] div3

说明：VHDL实现50％占空比。并且是奇数分频。-VHDL to achieve 50 duty cycle. And is odd-numbered sub-frequency.
<skylinnan> 在 2025-06-22 上传 | 大小：115kb | 下载：0

[VHDL编程] DE2_TV

说明：在de2平台上实现电视盒的例子。dvd播放器输出的模拟视频信号通过adv7181电视解码芯片后，在vga显示器上播放-DE2 platform in television set-top box example. dvd player output analog video signal through the TV decoder chip adv7181 after vga display Player
<闵祥> 在 2025-06-22 上传 | 大小：115kb | 下载：0

[VHDL编程] moore

说明：moore状态机,综合已通过，可放心使用！正式版。-moore state machine, the Composite has passed, can rest assured that the use of! The official version.
<> 在 2025-06-22 上传 | 大小：115kb | 下载：0

[VHDL编程] div

说明：除法器实验 verilog CPLD EPM1270 源代码-Experimental divider verilog CPLDEPM1270 source code
<韩思贤> 在 2025-06-22 上传 | 大小：115kb | 下载：0

[VHDL编程] cnt

说明：对输入时钟做除以8的分频和除以4的分频功能-Does the input clock frequency divided by 8 and divided by the number of sub-4 sub-frequency function
<chujiang> 在 2025-06-22 上传 | 大小：115kb | 下载：0

[VHDL编程] ThetaxiaccountingsystembasedonVHDL

说明：利用VHDL 语言设计出租车计费系统, 使其实现计费以及预置和模拟汽车启动、停止、暂停等功能, 并设计动态扫描电路显示车费数目, 突出了其作为硬件描述语言的良好的可读性、可移植性和易理解等优点。此程序通过下载到特定芯片后, 可应用于实际的出租车计费系统中。-The taxi accounting system based on VHDL includes the design of the tariff software , the p reset and simulation ofthe ca
<珍子> 在 2025-06-22 上传 | 大小：115kb | 下载：0

[VHDL编程] Adders-Using-VHDL

说明：VHDL code for Half adder, Full adder.
<Saini> 在 2025-06-22 上传 | 大小：116kb | 下载：0

[VHDL编程] perfect_digital

说明：超完整的多功能数字钟源码，完全模块化，注释完整，为大学电子类专业课程设计神器！！！吐血推荐-Ultra complete multifunction digital clock source, completely modular, notes complete university Electronic Courses design artifact! ! ! Recommended blood
<阿桑德拉> 在 2025-06-22 上传 | 大小：116kb | 下载：0

[VHDL编程] fpga代码

说明：实现了m序列产生，同步信号提取功能，实现了所有功能(The m sequence is generated and the synchronous signal extraction function is realized)
<两下子 > 在 2025-06-22 上传 | 大小：116kb | 下载：0

[VHDL编程] lab1

说明：basys2开发板的入门教程实验Leb1源代码,开关与按键控制发光管(Basys2 development board introductory tutorial experiment Leb1 source code, switch and key control light emitting tube)
<fy5335 > 在 2025-06-22 上传 | 大小：116kb | 下载：0