[VHDL编程] eda

说明：基于EDA技术设计4位十进制数字频率计的系统方案-Based on EDA technology design four decimal system solutions Cymometer
<小草> 在 2025-06-24 上传 | 大小：104kb | 下载：0

[VHDL编程] Wallace

说明：一个关于Wallace树乘法器的论文，当中展示了一种改进后的wallace树乘法器方案，相比原来占用晶体管更少，效率更高-Wallace tree multiplier on the papers, which show an improved wallace tree multiplier after the program, compared to the original transistors occupy less efficient
<szx> 在 2025-06-24 上传 | 大小：104kb | 下载：0

[VHDL编程] altera_maxII_PCI_Verilog

说明：Altera的MAXIICPLD模拟PCI接口的Verilog代码-Altera
<王鹏> 在 2025-06-24 上传 | 大小：104kb | 下载：0

[VHDL编程] gh_timer_8254

说明：VHDL Source code for 8254 timer/counter
<Alireza> 在 2025-06-24 上传 | 大小：104kb | 下载：0

[VHDL编程] vhdl-clock

说明：数字时钟的VHDL课程设计 涉及到的几个要点有 分频模块 时分秒模块 扫描模块 显示模块-Digital Clock Design of VHDL course of a few key points related to one of those who every minute frequency module module module module scan
<li> 在 2025-06-24 上传 | 大小：104kb | 下载：0

[VHDL编程] FPGA_Counter

说明：利用FPGA设计的可以自适应的频率计，里面有详细的文档介绍。-FPGA designs can use adaptive frequency counter, which document describes in detail.
<李庆雨> 在 2025-06-24 上传 | 大小：104kb | 下载：0

[VHDL编程] PCI_VHDL

说明：vhdl实现pci，找了很久才下到。应该比较适合设计-vhdl implementation pci, looking for a long time before the next to. Should be more suitable for design
<fantasy> 在 2025-06-24 上传 | 大小：104kb | 下载：0

[VHDL编程] ps2test

说明：PS/2键盘接口实验: 将PC键盘接入板上PS/2接口，按下键盘任意键，LED等将显示键盘传来的编码-PS/2 keyboard interface experiment: the PC keyboard, access to on-board PS/2 interface, press any key on the keyboard, LED, etc. The code will display the keyboard came
<panda> 在 2025-06-24 上传 | 大小：104kb | 下载：0

[VHDL编程] counter

说明：this the 1 bit counter clock where the counter increase by 1 on rising edge clock-this is the 1 bit counter clock where the counter increase by 1 on rising edge clock
<law> 在 2025-06-24 上传 | 大小：104kb | 下载：0

[VHDL编程] DDS

说明：分析了 中流水线结构及输入数据在其中移动的特点 提出了一种 流水线结构 给出了实现的方法并作了仿真 分析了对 电路性能的改进方案-DDS
<huangjin> 在 2025-06-24 上传 | 大小：104kb | 下载：0

[VHDL编程] wtut_sc

说明：DCM includes a clock delay locked loop used to minimize clock skew for Spartan-3, Virtex-II, Virtex-II Pro, and Virtex-II Pro X devices. DCM synchronizes the clock signal at the feedback clock input (CLKFB) to the clock signal at the input clock
<shad> 在 2025-06-24 上传 | 大小：104kb | 下载：0

[VHDL编程] toolkit

说明：Project Control Book
<Saleh> 在 2025-06-24 上传 | 大小：104kb | 下载：0