[VHDL编程] watch

说明：vhdl语言编写的一个秒表源码，包括在LCD上显示的部分，附带TB源码，对初学者比较实用-VHDL language, a stopwatch source, including the LCD display part, incidental TB source, more practical for beginners
<ronniy> 在 2025-06-26 上传 | 大小：96kb | 下载：0

[VHDL编程] 8051-vhdl-code

说明：
<周华茂> 在 2025-06-26 上传 | 大小：96kb | 下载：0

[VHDL编程] DIV_CLK

说明：除頻code,只要修改數字並接上時脈,即可得到所要的頻率-In addition to the frequency code, as long as the modified digital clock connect, you can get to the frequency of
<Emuil> 在 2025-06-26 上传 | 大小：96kb | 下载：0

[VHDL编程] bustaillight

说明：这个是用multisim编写的一个汽车尾灯装置，与网上的尾灯实现功能不一样。是按照111，011，001，000循环控制的设置。-This is prepared using Multisim a car taillights devices, and online taillights do not realize the same function. 111,011,001,000 cycle in accordance with the control settings.
<韩飞> 在 2025-06-26 上传 | 大小：96kb | 下载：0

[VHDL编程] testbench

说明：这是讲述如何编写testbench的，我认为很经典的。值得一看-This is how to prepare Testbench, I think is very classic. Worth a visit
<黄伟> 在 2025-06-26 上传 | 大小：96kb | 下载：0

[VHDL编程] project_01_Booth_Algorithm

说明：Booth Algorithm 是一種較簡潔的有號數字相乘的方法，即利用位元掃描方式，跳過00、11以增快速度-Booth Algorithm is a relatively simple figure has multiplied its way, that is, using bit scan mode, skip to 00,11 by fast
<xoso> 在 2025-06-26 上传 | 大小：96kb | 下载：0

[VHDL编程] can

说明：can IP CORE .VERY GOOD AS A STUDY FILE-can IP CORE. VERY GOOD AS A STUDY FILE
<lijun> 在 2025-06-26 上传 | 大小：96kb | 下载：0

[VHDL编程] VHDL-ROM4

说明：基于ROM的正弦波发生器的设计：1.正弦发生器由波形数据存储模块（ROM），波形发生器控制模块及锁存模块组成 2.波形数据存储模块（ROM）定制数据宽度为8，地址宽度为6，可存储 64点正弦波形数据，用MATLAB求出波形数据。 3.将50MHz作为输入时钟。 -ROM-based design of the sine wave generator: 1. Sinusoidal waveform generator by the data storage module (ROM),
<宫逢源> 在 2025-06-26 上传 | 大小：96kb | 下载：0

[VHDL编程] bldc_code

说明：四轴飞行器的无刷电机驱动的源代码，适用于atmeg8芯片的板子-Four aircraft brushless motor-driven source code, apply to the board atmeg8 chip
<杨岩> 在 2025-06-26 上传 | 大小：96kb | 下载：0

[VHDL编程] VHDLsqurt

说明：
<李成龙> 在 2025-06-26 上传 | 大小：96kb | 下载：0

[VHDL编程] LEDs

说明：spartan3e led fpga labview 8.6
<unu> 在 2025-06-26 上传 | 大小：96kb | 下载：0

[VHDL编程] counters

说明：一个用Verilog语言实现的变计数器。包含工程文件和实现文档。-Verilog language implementation with a variable counter. And the achievement of the document contains the project file.
<文闯> 在 2025-06-26 上传 | 大小：96kb | 下载：0