资源列表
[VHDL编程] VHDL大作业-虞益挺036100486
说明:全加器的VHDL程序实现及仿真-full adder VHDL simulation program and<熊辉波> 在 2025-06-26 上传 | 大小:86kb | 下载:0
[VHDL编程] 多个Verilog的代码
说明:多个VHDL编码的例题,详细的电路图介绍,还有流程图-many examples of VHDL code, the particular introduction of circuit diagram and flow chart<陈栋栋> 在 2025-06-26 上传 | 大小:86kb | 下载:0
[VHDL编程] Altera-AHDL语言设计的PCI总线Core
说明:Altera AHDL语言设计的PCI总线Core,很难得的PCI设计资料-Altera AHDL design Core PCI, the PCI is difficult to design information<CP> 在 2025-06-26 上传 | 大小:86kb | 下载:0
[VHDL编程] sdram_ctrl.tar
说明:SDRAM控制IP核的VHDL语言源代码,需要的开发环境是QUARTUS II 6.0。-SDRAM control IP core VHDL language source code, the need for the development environment is QUARTUS II 6.0.<周华茂> 在 2025-06-26 上传 | 大小:86kb | 下载:0
[VHDL编程] Rate_Adjust
说明:VerilogHDL开发,可以下载到FPGA上运行,实现波特率的匹配。-VerilogHDL development, can be downloaded to the FPGA to run, realize the matching baud rate.<魏松> 在 2025-06-26 上传 | 大小:86kb | 下载:0
[VHDL编程] VHDLVerilog-learnning--pits
说明:谈VHDLVerilog的可综合性以及对初学者的一些建议-VHDLVerilog can talk as well as some general recommendations for beginners<李博华> 在 2025-06-26 上传 | 大小:87kb | 下载:0
[VHDL编程] 10_100M-Ethernet-
说明:10M 100M 以太网 Verilog 源代码-10M 100M Ethernet<horacedu> 在 2025-06-26 上传 | 大小:87kb | 下载:0
[VHDL编程] cic_core
说明:CIC CORE is very good core for your projects.<afshin shoeibi> 在 2025-06-26 上传 | 大小:87kb | 下载:0
[VHDL编程] shift_reg_control
说明:vivado project for shift register in vhdl<sandeepthi> 在 2025-06-26 上传 | 大小:87kb | 下载:0