资源列表

« 1 2 ... .31 .32 .33 .34 .35 2536.37 .38 .39 .40 .41 ... 4310 »

[VHDL编程m15

说明:扩频通信M序列,编码,通用VHDL语言-M sequence spread spectrum communication, coding, generic VHDL
<sss> 在 2025-06-24 上传 | 大小:74kb | 下载:0

[VHDL编程pingpong

说明:
<王力> 在 2025-06-24 上传 | 大小:74kb | 下载:0

[VHDL编程JK_FF

说明:用VERILOG语言实现了J-K触发器,可综合可仿真通过-Verilog language used to achieve the JK flip-flop can be integrated to simulation through
<zhuangqi> 在 2025-06-24 上传 | 大小:74kb | 下载:0

[VHDL编程Viterbi_IP

说明:viterbi译码器的IP核,可以直接编译使用-viterbi decoder IP core, the compiler can directly use
<nianln> 在 2025-06-24 上传 | 大小:74kb | 下载:0

[VHDL编程PSK-modulation-VHDL

说明:PSK调制与解调VHDL程序及仿真,本文为DOC文档,附有源码和仿真波形-PSK modulation and demodulation VHDL program and simulation, this paper for the DOC document, attached to the source code and simulation waveform
<> 在 2025-06-24 上传 | 大小:75kb | 下载:0

[VHDL编程joint-gate

说明:fpga verilog入门经典系列完整版,下载即用:异或门-fpga verilog yihuo men
<wdlpt> 在 2025-06-24 上传 | 大小:75kb | 下载:0

[VHDL编程AHB_UVC_and_AHB_IC_Verificat

说明:ahb uvc is an on chip communication protocol for high speed integration and low power utilities performance protocols widely used in all vip applications
<naveen kumar> 在 2025-06-24 上传 | 大小:75kb | 下载:0

[VHDL编程Viterbi_algorithm_VeeRen

说明:Viterbi algorithm using Verilog
<hr> 在 2025-06-24 上传 | 大小:75kb | 下载:0

[VHDL编程part1

说明:The experimental control development board to complete the above SDRAM read and write capabilities. SDRAM write data inside first and then read out the data to compare, if you do not match the changes on the adoption of LED light show, and if agree
<mehdi> 在 2025-06-24 上传 | 大小:75kb | 下载:0

[VHDL编程4.5fenpingqi

说明:基于FPGA的关于verilog语言的4.5分频器及其仿真波形图-FPGA based on verilog language frequency divider and its simulation waveform in figure 4.5
<李凯> 在 2025-06-24 上传 | 大小:75kb | 下载:0

[VHDL编程Quartus_II_15.0_crack_Windows

说明:Quartus_II_15.0破解器_Windows版-Quartus II 15.0 crack for Windows
<熊丽亚> 在 2025-06-24 上传 | 大小:75kb | 下载:0

[VHDL编程32位CPU IVERILOG源码

说明:介绍在FPGA中如何实现32位CPU涉及到额 IVERILOG源码(Describes how to implement 32 bit CPU in FPGA, involving the amount of IVERILOG source code)
<WaaDee > 在 2025-06-24 上传 | 大小:75kb | 下载:0
« 1 2 ... .31 .32 .33 .34 .35 2536.37 .38 .39 .40 .41 ... 4310 »

源码中国 www.ymcn.org