资源列表

« 1 2 ... .51 .52 .53 .54 .55 2556.57 .58 .59 .60 .61 ... 4310 »

[VHDL编程pc

说明:基于CPLD技术的PC104总线多功能扩展卡设计-The des;gn of PCI04 bus multi-function extended card based on CPLD technology
<董柏林> 在 2025-06-23 上传 | 大小:70kb | 下载:0

[VHDL编程EP2C8_PER_pwm

说明:EP2C8Q208,产生PWM波的程序,verilog编写的,希望对大家有用-EP2C8Q208, PWM wave generation process, verilog written in the hope that useful
<wangyunlong> 在 2025-06-23 上传 | 大小:70kb | 下载:0

[VHDL编程1

说明:高频电子技术的仿真实验包括:LC选频。AM,FM,DSB,SSB的调制。利用EWB仿真-High-frequency simulation of electronic technology, including: LC frequency selection. AM, FM, DSB, SSB modulation. EWB simulation using
<> 在 2025-06-23 上传 | 大小:70kb | 下载:0

[VHDL编程8b10b_encdec

说明:There are four VHDL modules in the 8b10b_encdec project:: • 8b10b_enc.vhd • 8b10b_dec.vhd • enc_8b10b_TB.vhd • encdec_8b10b_TB.vhd-There are four VHDL modules in the 8b10b_encdec project:: • 8b10b_enc.vhd •
<wyk> 在 2025-06-23 上传 | 大小:70kb | 下载:0

[VHDL编程DE2_70_TV_sobel.7

说明:DE2_70_TV與DE2_70_D5M_LTM的架構非常類似,都是以SDRAM當做fr a me buffer,所以若要加上演算法,基本上也是放在SDRAM之前做前處理,或者放在SDRAM之後做後處理。-The architecture DE2_70_TV and DE2_70_D5M_LTM very similar, as a fr a me buffer, so coupled with the algorithm to, basically on the SDRAM before do
<林生> 在 2025-06-23 上传 | 大小:70kb | 下载:0

[VHDL编程RS232-Simple

说明:A simple UART example for reference in VHDL.
<Cong> 在 2025-06-23 上传 | 大小:70kb | 下载:0

[VHDL编程src

说明:c8051 core vhdl c8051 core vhdl-c8051 core
<jason> 在 2025-06-23 上传 | 大小:70kb | 下载:0

[VHDL编程labs_system_verilog_testbench

说明:system verilog testbench 对应代码。-labs for system verilog testbench
<李倩> 在 2025-06-23 上传 | 大小:70kb | 下载:0

[VHDL编程Verilog-code

说明:关于一些经典的外国verilog HDL代码的总结。非常经典,可以作为初学者学习之用。-Summarize about some classic foreign verilog HDL code. Contains the comment section.
<郑羽深> 在 2025-06-23 上传 | 大小:70kb | 下载:0

[VHDL编程punto4.3.tar

说明:Testing Multiplexer on verilog
<darkmeow> 在 2025-06-23 上传 | 大小:70kb | 下载:0

[VHDL编程8B10B

说明:8b/10b编解码实现,很实用。可以借鉴-8b/10b encoding and decoding to achieve, very practical. Can learn
<王建军> 在 2025-06-23 上传 | 大小:70kb | 下载:0

[VHDL编程blif2vhdl-v1.1

说明:将BLIF(Berkeley Logic Interchange Format)格式的电路转换为VHDL代码,使用perl编写,需要perl环境才能使用。 内含BLIF格式的官方说明。-Translate BLIF(Berkeley Logic Interchange Format)circuit to VHDL descr iption, the translator need perl environment to run. Please check you have related t
<wangzil> 在 2025-06-23 上传 | 大小:70kb | 下载:0
« 1 2 ... .51 .52 .53 .54 .55 2556.57 .58 .59 .60 .61 ... 4310 »

源码中国 www.ymcn.org