资源列表
[VHDL编程] lift_syn
说明:实现简易4层电梯控制核心模块,完成了电梯上下层控制、指示灯显示、优先级判断等多种常用功能。-The realization of simple 4 layer core elevator control module, the completion of the elevator on the lower control, indicator light shows that determine the priority and many other commonly used function<lixiaoyang> 在 2025-06-22 上传 | 大小:63kb | 下载:0
[VHDL编程] vhdl_source
说明:MP3 for XPLA3 XILINX.CPLD,必须在XILINX的FPGA芯片下使用,因为IP核是xilinx-MP3 for XPLA3 XILINX.CPLD, must XILINX use of FPGA chip, as is the Xilinx IP core<sq> 在 2025-06-22 上传 | 大小:63kb | 下载:0
[VHDL编程] myfifo_wave1
说明:fifo(1-6:1):using ip-code and rd wd interface-fifo:using ip-code and rd wd interface<sunbaoyu> 在 2025-06-22 上传 | 大小:63kb | 下载:0
[VHDL编程] computer12
说明:基于FPGA的八位RISC CPU的设计-FPGA-based RISC CPU design eight ....<steven> 在 2025-06-22 上传 | 大小:63kb | 下载:0
[VHDL编程] Viterbi_decoder
说明:Viterbi译码器的编解码器的设计 用Verilog实现-Viterbi decoder。Verilog<李风飞> 在 2025-06-22 上传 | 大小:63kb | 下载:0
[VHDL编程] 80C51_1
说明:1.异步通信软件模拟2.基于RS-232的串口通信3.基于RS-485的多机通信4. I2C总线协议的软件实现5. SPI总线在单片机系统中的实现6.-wire-1. Asynchronous communication software simulation 2. Based on the RS-232 serial communication 3. Based on the RS-485 Multi-machine communication 4. I2C bus protocol soft<hdm> 在 2025-06-22 上传 | 大小:63kb | 下载:0
[VHDL编程] USB2.0IP(RTL)
说明:USB2.0 IP核,ASIC,FPGA可用,Verilog HDL源代码-USB2.0 IP,Verilog HDL<AmazingEric> 在 2025-06-22 上传 | 大小:63kb | 下载:1
[VHDL编程] interleaver
说明:交织编码器的verilog代码实现,此外有testbench和波形。-the verilog code for the interleave encoder, with the testbench code and waveform screen print.<Yang Jie> 在 2025-06-22 上传 | 大小:63kb | 下载:0