[VHDL编程] VerilogCodingStyle

说明：This document describes coding styles and guidelines for writing Verilog code for ASIC blocks and test benches.
<qi> 在 2025-09-27 上传 | 大小：55kb | 下载：0

[VHDL编程] synth_fft

说明：用VHDL语言实现rom存储,可以选择不同的存储空间，有多种控制信号-Rom storage using VHDL language, you can choose a different storage space, there are several control signals
<Grace> 在 2025-09-27 上传 | 大小：55kb | 下载：0

[VHDL编程] counter

说明：simple counter I hope that will be useful. written in class at school I hope that is useful for all concerned
<Kaczmar86> 在 2025-09-27 上传 | 大小：55kb | 下载：0

[VHDL编程] VHDLCPU

说明：实现简单的8位CPU，包含一些简单的指令，逻辑运算和算术运算-CPU
<陈军> 在 2025-09-27 上传 | 大小：55kb | 下载：0

[VHDL编程] maxii_ps2_restored

说明：已经实现的PS2键盘扫描``用verilog描述··· 已经实现的PS2键盘扫描``用verilog描述-PS2 keyboard scan has been achieved `` has been achieved with the verilog descr iption of `` PS2 keyboard scan described with verilog
<dys> 在 2025-09-27 上传 | 大小：55kb | 下载：0

[VHDL编程] fft1604

说明：msp430程序开发FFT代码！对板子上所有的模块开发适合应用-msp430 program development code! On board the module development suitable for all! !
<王松> 在 2025-09-27 上传 | 大小：55kb | 下载：0

[VHDL编程] synth_fft

说明：fftprocessing can complete 256 pointsFFT.-Hardware Descr iption Language(HDL)is an advanced electronic designmethod．After HDL was put into use，it has draw great attention and gained popularity．The design used Verilog HDL and Schematic for entry tools
<zzy> 在 2025-09-27 上传 | 大小：55kb | 下载：0

[VHDL编程] huberth_Project_Proposal

说明：verilog code that is gud for beginners project helps.
<zeshan> 在 2025-09-27 上传 | 大小：55kb | 下载：0

[VHDL编程] code

说明：Verilog 代码 读写时钟同步 复杂三台总线建模-Verilog code to read and write three bus clock synchronization modeling complex
<xiaowang> 在 2025-09-27 上传 | 大小：55kb | 下载：0

[VHDL编程] VHDL-3BCD

说明：3位BCD码的计数显示电路。BCD码计数电路从0计到9然后返回到0从新计数。3位BCD码计数器可以实现从0到999的十进制计数。要将计数过程用七段显示LED数码管显示出来，这里采用动态分时总线切换电路对数码管进行扫描，对数码管依次分时选中进行输出计数的个、十、百位的数据。-3 BCD code count display circuit. BCD code counting circuit count from 0 to 9 and then back to 0 from the new cou
<will li> 在 2025-09-27 上传 | 大小：55kb | 下载：0

[VHDL编程] onedriver2duts

说明：multiple designs under test designed by haneesh
<haneesh> 在 2025-09-27 上传 | 大小：55kb | 下载：0

[VHDL编程] fre_counter

说明：用verilog实现的确数字频率计,内部含有各个功能模块-Verilog implementation is actually using digital frequency meter
<nsh> 在 2025-09-27 上传 | 大小：55kb | 下载：0