[VHDL编程] 基于FPGA实现USB协议

说明：包含详尽的VHDL代码，和男友参考价值。
<rewangjian> 在 2009-04-14 上传 | 大小：49.03kb | 下载：0

[VHDL编程] Key16

说明：4x4键盘模块。这个文件包括普通的键盘设计方案说明和相关的原程序。-4x4 keyboard module. The documents include ordinary keyboard design program descr iptions and procedures related to the original.
<波波> 在 2025-06-18 上传 | 大小：49kb | 下载：0

[VHDL编程] muxfile

说明：基于FPGA设计ADC0809采样控制器原代码-FPGA-based design ADC0809 Sampling Controller source
<王寒> 在 2025-06-18 上传 | 大小：49kb | 下载：0

[VHDL编程] 除法器

说明：通过用硬件描述语言（VHDL）描述除法器，并进行模拟验证，加深对二进制数运算方法的理解。 设计平台：MaxPlusII 压缩文件内有详细设计报告 -by using Hardware Descr iption Language (VHDL) Descr iption division, and conduct simulation shows that the binary number deepen understanding of the operation. Design Pl
<johnmad> 在 2025-06-18 上传 | 大小：49kb | 下载：0

[VHDL编程] freecore

说明：一些vhdl源代码 一些vhdl代码-some VHDL source code for some VHDL source code some VHDL code
<hjj> 在 2025-06-18 上传 | 大小：49kb | 下载：0

[VHDL编程] VHDLTest_us

说明：你会做这些题吗？这是来自国外的测试题-you do that? This is a test from abroad that!
<似的> 在 2025-06-18 上传 | 大小：49kb | 下载：0

[VHDL编程] 15AlteraSOUNDCODE

说明：altera 公司的15IP源码 亲自测试还不错 有DIV, CONTER-ALTERA the 15IP source personally tests are also good DIV, CONTER
<sunok> 在 2025-06-18 上传 | 大小：49kb | 下载：0

[VHDL编程] atlrallianxi

说明：atlral初学练习 vhdl实例联系-atlral novice practice examples linked vhdl
<大师> 在 2025-06-18 上传 | 大小：49kb | 下载：0

[VHDL编程] CPUNEW

说明：MODELSIM开发的模拟CPU，用VHDL语言描述，采用累加结构-ModelSim simulation developed CPU, using VHDL language descr iption of the structure of the use of cumulative
<yyy> 在 2025-06-18 上传 | 大小：49kb | 下载：0

[VHDL编程] FCRAM_controller__xilinx

说明：开发环境ise6+，fcram快速循环ram,这个市控制器源代码，xilinx提供-Development environment ise6+, Fcram rapid cycle of ram, the city controller source code, xilinx provide
<邱劲松> 在 2025-06-18 上传 | 大小：49kb | 下载：0

[VHDL编程] dianziqin

说明：8.18 电子琴程序设计与仿真 2004.8修改-8.18 Design and simulation of organ procedures to amend 2004.8
<zhangfeng> 在 2025-06-18 上传 | 大小：49kb | 下载：0

[VHDL编程] FPGA_experience

说明：VHDL设计的经验，高人手记，让你在编写VHDL代码时避免不应用的错误和修改错误。-VHDL design experience, an expert notes, let you in the preparation of VHDL code should not be used to avoid errors and to amend the error.
<chendsh> 在 2025-06-18 上传 | 大小：49kb | 下载：0