[VHDL编程] PIANo

说明：（1）下载“KX232_PIANO_C5T”文件夹中的sof文件。 (2) 接上串行通信线，与PC机通信。 （3）在“FOR_PC_FILE”文件夹中，双击打开上位机软件“SEND”,按键盘上的“1、2、3.。。”即可弹琴。SEND窗口即显示对应的ASIC码。-(1) Download " KX232_PIANO_C5T" folder in the sof file. (2) connected to the serial communication lines, a
<袁方> 在 2026-01-06 上传 | 大小：48kb | 下载：0

[VHDL编程] behavioural

说明：simple verilog code for a microprocessor
<Leo> 在 2026-01-06 上传 | 大小：48kb | 下载：0

[VHDL编程] design0

说明：verilog coding for basic gates
<syedimran> 在 2026-01-06 上传 | 大小：48kb | 下载：0

[VHDL编程] cf_fft_256_8

说明：The fast fourier transfer (FFT) for 256 point use vhdl
<Tran Anh Dung> 在 2026-01-06 上传 | 大小：48kb | 下载：0

[VHDL编程] ethernet

说明：以太网验证平台 以太网验证平台-Ethernet Verification Platform
<诸葛龙> 在 2026-01-06 上传 | 大小：48kb | 下载：0

[VHDL编程] FPGA-clock

说明：介 绍了为PET（正电子发射断层扫描仪）的前端电子学模块提供时间基准而设计的一种新型高频时钟扇出电路。-Introduced for PET (positron emission tomography) of the front-end electronics module is designed to provide time for a new benchmark high-frequency clock fan-out circuit.
<liu> 在 2026-01-06 上传 | 大小：48kb | 下载：0

[VHDL编程] 16qam

说明：simulink平台上实现16QAM的解调模型，并用XILINX ISE软件实现modesim仿真-Simulink on a platform of 16QAM demodulation models, modesim and XILINX ISE software simulation
<张德> 在 2026-01-06 上传 | 大小：48kb | 下载：0

[VHDL编程] SPI

说明：含有fifo缓冲器的SPI接口源代码，用verilog语言实现-SPI Interface fifo buffer containing the source code, using verilog language
<hechunzhi99> 在 2026-01-06 上传 | 大小：48kb | 下载：0

[VHDL编程] ep2c35_3.14_beep

说明：FPGA用于产生蜂鸣器的verilog程序，可以下到FPGA开发板上进行实验。-this program is writen by verilog . it is used to trigger the beep which is in the FPGA s develop board
<Nevin Young> 在 2026-01-06 上传 | 大小：48kb | 下载：0

[VHDL编程] verilog-SPI-core

说明：用VerilogHDL写的spi 核的例子-A simple example of SPI core using Verilog HDL
<guorui> 在 2026-01-06 上传 | 大小：48kb | 下载：0

[VHDL编程] VHDL

说明：VHDL设计的相关实验，包括4位可逆计数器，4位可逆二进制代码－格雷码转换器设计、序列检测器的设计、基于ROM的正弦波发生器的设计、数字密码锁的设计与实现。-VHDL design of experiments, including four reversible counters, four reversible binary code- Gray code converter design, the sequence detector design, the ROM-based sine w
<张联合> 在 2026-01-06 上传 | 大小：48kb | 下载：0

[VHDL编程] yuanchengxu

说明：基于Verilog HDL的通信系统设计-Design of communication system based on Verilog HDL
<lnf> 在 2026-01-06 上传 | 大小：48kb | 下载：0