[VHDL编程] qiangdaqi1

说明：两人抢答器,有抢答,倒计时,记分,响铃功能.-Answer the two devices, there are Answer, countdown, scorecards, ringing function.
<周林> 在 2025-06-16 上传 | 大小：43kb | 下载：0

[VHDL编程] EP1C3T144_FPGA_develop_board_manual

说明：这是我的FPGA的板子，用以产生任意波形-This is my FPGA board, used to generate arbitrary waveform
<sam> 在 2025-06-16 上传 | 大小：43kb | 下载：0

[VHDL编程] jingdianVHDLyuanma

说明：一些经典的vhdl源码，可供业余爱好者参考。-Some classic VHDL source code available for reference amateurs.
<龙行天下> 在 2025-06-16 上传 | 大小：43kb | 下载：0

[VHDL编程] 50vhdl

说明：50个VHDL常用的模块，包括计数器，译码器，编码器，锁存器等等,可供参考-50 commonly used VHDL modules, including counters, decoders, encoders, latches, etc., can be used as reference
<> 在 2025-06-16 上传 | 大小：43kb | 下载：0

[VHDL编程] MPEG-2_TS

说明：MPEG2中的TS流！讲解怎么用控制信息代替空包！-MPEG2 in TS stream! Explain how to use control information in place of empty packet!
<dragon> 在 2025-06-16 上传 | 大小：43kb | 下载：0

[VHDL编程] VHDL

说明：一些VHDL的小程序，适合初学者学习VHDL语言的基本语法和编写。-Some small VHDL program, suitable for beginners to learn VHDL language and the preparation of the basic grammar.
<寻建晖> 在 2025-06-16 上传 | 大小：43kb | 下载：0

[VHDL编程] DDC

说明：verilog语言实现的数字下变频设计。 在ALTERA的QUARTUS ii下实现。实用，好用。-Verilog language implementation of the digital down-conversion design. ALTERA at the implementation of QUARTUS ii. Practical, easy to use.
<咚咚> 在 2025-06-16 上传 | 大小：43kb | 下载：0

[VHDL编程] 8832135

说明：一个具有“百分秒，秒，分”计时功能的数字跑表，可以实现一个小时以内的精确至百分之一秒的计时。 数字跑表的显示读者可以通过编写数码管显示程序来实现，本训练只给出数字跑表的实现过程。 读者还可以通过增加小时的计时功能，实现完整的跑表功能。-A " percentage of seconds, seconds, minutes," digital stopwatch timer can be achieved within an hour of precision to th
<王磊> 在 2025-06-16 上传 | 大小：43kb | 下载：0

[VHDL编程] paobiao

说明：一个基于FPGA的数字跑表系统的设计，最小单位是百分表位。采用十进制进位。-FPGA-based digital stopwatch system design, the smallest unit is a digital dial indicator. Binary using the metric system.
<jyb> 在 2025-06-16 上传 | 大小：43kb | 下载：1

[VHDL编程] 87361001Uart2

说明：VHDL语言编写的UART串口通讯,2400Hz的波特率时钟-VHDL language UART serial communication, 2400Hz clock of baud rate
<火箭强> 在 2025-06-16 上传 | 大小：43kb | 下载：0

[VHDL编程] add4

说明：一个四位加法器的VHDL语言实现，并通过编译测试-A four-adder realization of the VHDL language, and compile test
<Robert Shen> 在 2025-06-16 上传 | 大小：43kb | 下载：0

[VHDL编程] simpleRam

说明：simpleRAM，VHDL语言，硬件描述语言源码-simpleRAM, VHDL language, VHDL source code
< 陳皇仁> 在 2025-06-16 上传 | 大小：43kb | 下载：0