[VHDL编程] rs232_interface

说明：RS232串行接口verilog代码和测试-Verilog code and testing of the RS232 serial interface
<李雪利> 在 2025-06-11 上传 | 大小：39kb | 下载：0

[VHDL编程] L16-32_1820-1e

说明：16_32的led多功能点阵具有温度度采集_18b20实时时钟_ds1302 -16_32 led multi-function lattice has a temperature of collection _18b20 real-time clock _ds1302
<> 在 2025-06-11 上传 | 大小：39kb | 下载：0

[VHDL编程] led_RS232

说明：串口通信实例，单片机发送一帧数据，上位机接收，并点阵显示，模拟16*16LED点阵效果。-Examples of serial communication, microcontroller sends a fr a me data, the host computer receives, and dot matrix display, analog 16*16LED lattice effect.
<朱赛> 在 2025-06-11 上传 | 大小：39kb | 下载：0

[VHDL编程] six_smg2

说明：六个数码码动态扫描接口程序，用VERILOG语言编写的-Six digital code dynamic scan interface program, using Verilog language
<林虎> 在 2025-06-11 上传 | 大小：39kb | 下载：0

[VHDL编程] FPGA

说明：fpga综合工具比较，三种综合工具，包括synplify，dc等-fpga synthesis tool compared with three integrated tools, including synplify, dc
<王智勇> 在 2025-06-11 上传 | 大小：39kb | 下载：0

[VHDL编程] Controler_of_Vga

说明：VGA控制器的FPGA实现,用Verilog语言编写!-VGA controller, FPGA, Verilog language!
<Shawn> 在 2025-06-11 上传 | 大小：39kb | 下载：0

[VHDL编程] Four-bit-full-adder

说明：四位全加器，是自己编写的，如有错误，请原谅-I have written four full adder, is subject to error, please forgive
<王子> 在 2025-06-11 上传 | 大小：39kb | 下载：0

[VHDL编程] xufeng_cdr

说明：软件CDR 设计，在LATTICE 平台上验证通过，含说明PPT。Lattice soft cdr-Lattice soft cdr
<ZHOUJT> 在 2025-06-11 上传 | 大小：39kb | 下载：0

[VHDL编程] coder3_8

说明：3/8译码器 　　　译码输入：A、B、C，输入信号：EN；EN输入信号正常时为高电平，当EN为低电平时，无论A、B、C输入信号为何值，输出Y0…Y7均为高电平“1”。 　　　电路逻辑功能实现后，可将该逻辑功能下载到FPGA中。注意选择：输入信号线4根、输出线8根（接发光二极管指示灯）；测试时根据输入信号的变化观察输出信号的改变。-3/8 decoder decodes input: A, B, and C, the input signal: EN en normal input si
<文鸿捷> 在 2025-06-11 上传 | 大小：39kb | 下载：0

[VHDL编程] counter2b

说明：基于vhdl完成4位计数器功能的实现，并基于此程序完成16位加法器程序的编写，内附testbench,测试成功。-Based on the vhdl completed four counter function to achieve, and the completion of a 16-bit adder program written based on this program, enclosing testbench, the test is successful.
<hao dong> 在 2025-06-11 上传 | 大小：39kb | 下载：0

[VHDL编程] DE0_NANO_GSensor

说明：Altera DE0-Nano 开发平台Gsensor传感器应用官方Demo。-Altera DE0-Nano the development platform Gsensor sensor applications Official Demo.
<xuguangjun> 在 2025-06-11 上传 | 大小：39kb | 下载：0

[VHDL编程] add_tree

说明：加法树的源代码，是乘法和除法的基础，也即数字电路的verilog基础代码，已经仿真过，完全正确-Adder tree source code, multiplication and division, digital circuit verilog code base simulation entirely correct
<冷先生> 在 2025-06-11 上传 | 大小：39kb | 下载：0