[VHDL编程] ALU8

说明：ALU算术逻辑单元，8位，含源程序以及仿真后的波形图-ALU arithmetic logic unit 8, including source code, as well as post-simulation waveform
<赵剑平> 在 2025-06-07 上传 | 大小：29kb | 下载：0

[VHDL编程] fpga.doc

说明：this gives detail about FPGA kid you can get fpga kid for learning purpose
<sakthi> 在 2025-06-07 上传 | 大小：29kb | 下载：0

[VHDL编程] Simple8bitCPU

说明：VHDL Source Code for Simple 8-bit CPU
<MI> 在 2025-06-07 上传 | 大小：29kb | 下载：0

[VHDL编程] SHUZIZHONGVHDL

说明：多功能数字钟的VHDL编程实现，有与其他数字钟不同的秒表，闹钟等更多功能-Multi-function digital clock of VHDL programming, digital clock with other different stopwatch, alarm clock function, such as more
<赵彪> 在 2025-06-07 上传 | 大小：29kb | 下载：0

[VHDL编程] viterbi_hdl

说明：
<wei> 在 2025-06-07 上传 | 大小：29kb | 下载：0

[VHDL编程] serial_xiangguan

说明：用verilog编写的一个相关检测的工程，注释比较详细，里面的算法理解起来可能会有一定的难度-Verilog prepared with detection of a related project, more detailed comments, which the algorithm may be understood to a certain degree of difficulty
<JackChen> 在 2025-06-07 上传 | 大小：29kb | 下载：0

[VHDL编程] VHDL_FFT1

说明：基于FPGA设计的FFT模块文件，用VHDL语言编写！！已通过测试，希望对大家有用-FFT designs based on FPGA module file, using VHDL language! ! Has passed the test, hope for all of us! ! !
<林海> 在 2025-06-07 上传 | 大小：29kb | 下载：0

[VHDL编程] example1

说明：实现将时钟信号clk十分频的功能，可通过波形仿真来看效果。-To achieve the clock signal clk is the frequency function is available through the waveform simulation to evaluate the effects.
<panda> 在 2025-06-07 上传 | 大小：29kb | 下载：0

[VHDL编程] example4

说明：完成 8 位拨码开关对用 0～255 的数位显示。拨码开关从1～8 对应个高位到低位，数码管对应显示 0 到 255 的数值。-8-bit DIP switch 0 to 255 with digital display. DIP switch from 1 to 8 corresponds to a high to low, digital tube display corresponding to 0 to 255 values.
<panda> 在 2025-06-07 上传 | 大小：29kb | 下载：0

[VHDL编程] 8pinlvji

说明：基于FPGA的温度计源代码，VHLL语言-Thermometer-based FPGA source code, VHLL language
<闫永鹏> 在 2025-06-07 上传 | 大小：29kb | 下载：0

[VHDL编程] fir_512_378_mux

说明：512阶高速FIR成型滤波器，四相位复用，树形加法和多级流水线结构。-512-order high-speed FIR shaping filter, four-phase re-use, tree addition and multi-stage pipeline structure.
<johnnyz> 在 2025-06-07 上传 | 大小：29kb | 下载：0

[VHDL编程] freq

说明：a verilog hdl code that contains scr ipt for dividing frequencies in ACEX1K Altera FPGA Board.
<z> 在 2025-06-07 上传 | 大小：29kb | 下载：0