资源列表
[VHDL编程] altera_up_avalon_ps2
说明：花了半个月才改好的Atera DE1/DE2 ps2 IP 驱动核。放在FPGA工程目录下可以直接使用。本IP能够驱动PS/2键盘和鼠标。使用时只要调用HAL目录下的文件即可以直接使用！-Spent a good two weeks we have made some changes Atera DE1/DE2 ps2 IP-driven nuclear. On the FPGA project directory can be used directly. The IP to drive PS<王乔> 在 2025-06-14 上传 | 大小：27kb | 下载：0
[VHDL编程] fpga-fpdpsk
说明：FSK/PSK调制顶层文件 ，正弦波模块 ，正弦波模块初始化文件 ，振幅调整及波形选择模块 ，频率显示值地址产生模块 ，频率步进键核心模块 ，弹跳消除电路-FSK/PSK modulation top-level documents, sine-wave modules, module initialization file sine wave, amplitude adjustment and waveform selection module, the freque<libing> 在 2025-06-14 上传 | 大小：27kb | 下载：0
[VHDL编程] shiyandecode38
说明：练习用VHDL设计逻辑，用VHDL设计一个3-8译码器，对其进行时序仿真-VHDL design practice with logic, to use VHDL to design a 3-8 decoder, its timing simulation<李侠> 在 2025-06-14 上传 | 大小：27kb | 下载：0
[VHDL编程] fen1to7
说明：这是我在ISP编程实验中独立编写的一个采用行为描述方式实现的分频器，通过两个并行进程对输入信号CLK进行8分频，占空比为1:7-This is my ISP programming experiment in the preparation of an independent descr iption of the use of behavior to achieve the prescaler, through two parallel processes on the input signa<daisichong> 在 2025-06-14 上传 | 大小：27kb | 下载：0
[VHDL编程] rs-codec-8-16
说明：RS[255,223]纠错码verilog源码，包含编码和解码模块，以及testbench等。-Verilog source code for RS[255,223] encoder and decoder, with testbench included.<饶进平> 在 2025-06-14 上传 | 大小：27kb | 下载：1