资源列表
[VHDL编程] Micro16-30sep03
说明：Micro16 - 一个简单的 16 位 VHDL CPU 核源代码-Micro16- A Simple 16 bit VHDL CPU source code<阿斯顿> 在 2025-06-30 上传 | 大小：27kb | 下载：0
[VHDL编程] fpga_fenpin
说明：这个是根据fpga芯片写的分频模块，modelsim综合，QuartusII测试-This is the fpga frequency module, modelsim comprehensive, QuartusII test<李强> 在 2025-06-30 上传 | 大小：27kb | 下载：0
[VHDL编程] miaobiao-design_Verilog_HDL
说明：秒表有两个功能按钮：一个是计数和停止计数按钮，当第一次按下此按钮时，秒表开始计数，再一次按下时，秒表停止计数，并显示所计的数字；另一个是清零按钮，当按下此按钮时，秒表清零。在数码管上采用动态扫描显示输出。-Stopwatch has two function buttons: one button count and stop counting when the first time you press this button, the stopwatch starts counting, wh<秦雯> 在 2025-06-30 上传 | 大小：27kb | 下载：0
[VHDL编程] usb_host1
说明：verilog 的主机访问程序，与设备端程序配套，已验证-verilog for usb host<hehehaha2014> 在 2025-06-30 上传 | 大小：27kb | 下载：0
[VHDL编程] fujitsuPR_FINAL
说明：OMNIVISION DEMONSTRATES LATEST OMNIBSI 8MEGAPIXEL SOLUTION AT MOBILE WORLD CONGRE-OMNIVISION DEMONSTRATES LATEST OMNIBSI 8MEGAPIXEL SOLUTION AT MOBILE WORLD CONGRESS<张五> 在 2025-06-30 上传 | 大小：27kb | 下载：0
[VHDL编程] fpga_DESIGN_examples
说明：自己收集的常用的FPGA模块设计，大家分享啊 异步FIFO设计/伪随机序列应用设计/积分梳状滤波器(CIC)设计/伽罗华域GF（q）乘法器设计/除法器设计/常用加法器设计/常用乘法器设计/RS(204,188)译码器的设计/CORDIC数字计算机的设计-Common FPGA module design your own collection, to share ah Asynchronous FIFO design/application design pseudo-random s<老于> 在 2025-06-30 上传 | 大小：27kb | 下载：0
[VHDL编程] 80211_Transmitter_VerilogHDL
说明：802.11a Transmitter implementation Using Verilog<webking> 在 2025-06-30 上传 | 大小：27kb | 下载：0
[VHDL编程] usb_host-usb-fpga
说明：基于FPGA的Verilog语言设计的USB程序，适合初学者-Verilog language based on the FPGA design of USB application, suitable for beginners<xiaofei> 在 2025-06-30 上传 | 大小：27kb | 下载：0
[VHDL编程] example7_jtd
说明：VHDL实现交通灯，通过分频操作实现对灯的控制和延时，运用的多种分频时钟来控制进程。-VHDL to achieve traffic lights, through the frequency control and the frequency of the lamp control and delay, the use of a variety of frequency control clock to control the process.<张琼> 在 2025-06-30 上传 | 大小：27kb | 下载：0