[VHDL编程] uart_vhdl

说明：vhdl的异步串口代码，可以方便以致在不同的FPGA中-asynchronous serial VHDL code, can easily result in different FPGA in
<李冰> 在 2025-06-18 上传 | 大小：18kb | 下载：0

[VHDL编程] VHDLdesign

说明：EDA课程设计，包含源码和文档说明，实现秒表计数和闹钟功能，使用VHDL语言编写 已完成功能 1. 完成时／分／秒的依次显示并正确计数，利用六位数码管显示； 2. 时／分／秒各段个位满10正确进位，秒／分能做到满60向前进位，有系统时间清零功能； 3. 定时器：实现整点报时，通过扬声器发出高低报时声音； 4. 时间设置，也就是手动调时功能：当认为时钟不准确时，可以分别对分／时钟进行调整； 5. 闹钟：实现分/时闹钟设置，在时钟到达设定时间时通过扬声器响铃。有静音模式
<liuxin> 在 2025-06-18 上传 | 大小：18kb | 下载：1

[VHDL编程] VHDL_1

说明：使用硬體描述語言HDL 設計硬體電路，台湾人写的PPT讲义，非常不错。VHDL硬件设计入门学习。VHDL基本語法架構，VHDL的零件庫(Library)及包裝(Package)等内容。-The use of hardware descr iption language HDL design hardware circuits, Taiwan, written by PPT notes, very good. VHDL hardware design entry-learning. VHDL ba
<WeimuMa> 在 2025-06-18 上传 | 大小：18kb | 下载：0

[VHDL编程] test_div

说明：定点除法器程序，分为被除数大于除数和除数大于被除数两种情况-Fixed-point division program, divided into dividend greater than the divisor and dividend both cases is greater than divisor
<丁洋> 在 2025-06-18 上传 | 大小：18kb | 下载：0

[VHDL编程] EDA

说明：福州大学EDA实验代码,其中包含电子琴,DA转换器,时钟显示器等-Fuzhou University EDA experimental code, which includes electric, DA converters, clock display, etc.
<ARTHUR> 在 2025-06-18 上传 | 大小：18kb | 下载：0

[VHDL编程] VHDLshuzizhong

说明：数字钟文件分 秒 时 校验 报时等各个模块，-Digital Clock document every minute all the time when the check module,
<sasas> 在 2025-06-18 上传 | 大小：18kb | 下载：0

[VHDL编程] uart

说明：M_UART 介绍了通用异步收发器（UART）的原理，并以可编程逻辑器件FPGA为核心控制部件，基于超高速硬件描述语言VHDL在Xilinx公司的SpartanⅡ系列的2sc200PQ208-5芯片上编程完成UART的设计。经测试，该设计完全达到了设计要求。-M_UART introduce a Universal Asynchronous Receiver Transmitter (UART) Principle and FPGA programmable logic device as
<lc> 在 2025-06-18 上传 | 大小：18kb | 下载：0

[VHDL编程] ISP1362

说明：Verilog 编写的ISP1362的控制器IP核，altera公司DE2系统中的源程序-Verilog prepared ISP1362 controller IP core, altera company source DE2 System
<zhyy> 在 2025-06-18 上传 | 大小：18kb | 下载：0

[VHDL编程] spi

说明：一篇比较好的spi接口的vhdl实现的参考-A relatively good spi interface realize VHDL reference
<杨子树> 在 2025-06-18 上传 | 大小：18kb | 下载：0

[VHDL编程] mux16x1_2_4x1_qn70

说明：VHDL examples for 16x16 times, if need detail pls let me know
<simingceng> 在 2025-06-18 上传 | 大小：18kb | 下载：0

[VHDL编程] tt

说明：这是一个VHDL硬件描述语言所写的一个程序，希望通过仿真然后再看输出结果！-This is a VHDL hardware descr iption language written by a program, and hopes that the results of simulation and then look at the output!
<zhanhui> 在 2025-06-18 上传 | 大小：18kb | 下载：0

[VHDL编程] PLL

说明：verilog PLL的代码，和PLL 的功能介绍，希望能通过，只是简单了点-verilog PLL code, and the function of PLL, the hope, but simply a point
<gjj> 在 2025-06-18 上传 | 大小：18kb | 下载：0