[VHDL编程] modelsim_project_example.tar

说明：there are exemple in the vhdl
<tarik> 在 2025-06-18 上传 | 大小：10kb | 下载：0

[VHDL编程] waveform-generator-o-VHDL-program

说明：实现4种常见波形正弦、三角、锯齿、方波（A、B）的频率、幅度可控输出（方波 --A的占空比也是可控的），可以存储任意波形特征数据并能重现该波形，还可完成 --各种波形的线形叠加输出。 -Achieve the four kinds of common sine wave, triangle, sawtooth, square wave (A, B) the frequency and amplitude controlled output (square wave- A duty c
<刘新> 在 2025-06-18 上传 | 大小：10kb | 下载：0

[VHDL编程] bcd_adder

说明：verilog code for bcd adder
<sandeep> 在 2025-06-18 上传 | 大小：10kb | 下载：0

[VHDL编程] lab4

说明：vhdl uart lab ENTITY uart IS PORT ( SIGNAL clock,reset : IN STD_LOGIC SIGNAL sdatain : IN STD_LOGIC SIGNAL oready, sdataout : INOUT STD_LOGIC SIGNAL iready : INOUT STD_LOGIC SIGNAL charin : INOUT STD_L
<work> 在 2025-06-18 上传 | 大小：10kb | 下载：0

[VHDL编程] dCACHE

说明：Vhdl写的数据cache,根据Verilog程序改编-Vhdl write data cache
<赵元杰> 在 2025-06-18 上传 | 大小：10kb | 下载：0

[VHDL编程] manchesterbyxilinx

说明：曼彻斯特编解码的实现（Verilog）,包含有测试文件。-manchester encode and decode with verilog，Test File is included。
<cheuna> 在 2025-06-18 上传 | 大小：10kb | 下载：0

[VHDL编程] usbcontrooler

说明：crc5 bolck in usb contreoller
<ranjith> 在 2025-06-18 上传 | 大小：10kb | 下载：0

[VHDL编程] FPGApinlvji

说明：当年本科时的毕业设计，信号发生器和频率计-The time of the year undergraduate graduate design, signal generator and frequency counter
<zhanglei> 在 2025-06-18 上传 | 大小：10kb | 下载：0

[VHDL编程] rs232

说明：异步串行传输的verilog hdl 功能文件以及测试文件-The verilog hdl source and the testbench of asynchronous serial transmission
<朱红> 在 2025-06-18 上传 | 大小：10kb | 下载：0

[VHDL编程] adder

说明：加法器程式設計,這是利用verilog寫的-adder
<鍾潤宏> 在 2025-06-18 上传 | 大小：10kb | 下载：0

[VHDL编程] yingyuzimuxianshi

说明：用VHDL语言编写的英语字母显示电路，经过验证-VHDL language with the English alphabet display circuit, proven
<周> 在 2025-06-18 上传 | 大小：10kb | 下载：0

[VHDL编程] VGA_monitor_interface

说明：This code its referent to VGA monitor interface
<Jesloveyou> 在 2025-06-18 上传 | 大小：10kb | 下载：0