[VHDL编程] 8220256202

说明：
<z> 在 2025-07-28 上传 | 大小：7kb | 下载：0

[VHDL编程] cpu

说明：
<guan> 在 2025-07-28 上传 | 大小：7kb | 下载：0

[VHDL编程] chronograph

说明：VHDL记秒的一个小程序（测试通过，en为使能端高电平有效）-VHDL seconds recorded in a small program (the test, en to enable effective high-end)
<qlz> 在 2025-07-28 上传 | 大小：7kb | 下载：0

[VHDL编程] mmcfpgaconfig.tar

说明：基于FPGA的MMC卡实现，内部包含了C++仿真调试代码以及FPGA的实现代码，建立工程后可以之间编译调试-FPGA-based MMC card, Internal contains C++ Simulation debugging code, as well as the realization of FPGA code, the establishment of the project can be between the compiler debugging
<王弋妹> 在 2025-07-28 上传 | 大小：7kb | 下载：0

[VHDL编程] memio

说明：最新VHDL 模块，实现对SRAM的控制，能直接用在ALTEAR XILLIX 等 FPGA上，-Latest VHDL modules to realize the control of SRAM can be directly used for ALTEAR XILLIX such as FPGA, the
<骑士> 在 2025-07-28 上传 | 大小：7kb | 下载：0

[VHDL编程] UART

说明：输入时钟20M，波特率为9600，实现串口收发功能，通过修改内部分频系数可实现其它波特率的收发-Input clock 20M, the baud rate for 9600, Serial transceiver functions, by modifying the frequency of some other baud rate coefficient can realize the transceiver
<杨启勇> 在 2025-07-28 上传 | 大小：7kb | 下载：1

[VHDL编程] DS18B20FPGA

说明：VHDL设计的ds18b20的测温程序，欢迎测试请不要直接复制，可能不好显示。-VHDL design of the measurement procedures DS18B20 welcome Please do not directly copy the test may not show.
<aaaa> 在 2025-07-28 上传 | 大小：7kb | 下载：0

[VHDL编程] ps2

说明：PS2接口的VHDL实现，希望对大家有帮助。-PS2 interface VHDL realize, in the hope that everyone has to help.
<张开文> 在 2025-07-28 上传 | 大小：7kb | 下载：0

[VHDL编程] am2901

说明：4位MCU AM2901的完整VHDL程序，AM2901为主程序，其他为实体库-4 MCU AM2901 complete VHDL program, AM2901-based procedures, other entities, the Treasury
<lxy> 在 2025-07-28 上传 | 大小：7kb | 下载：0

[VHDL编程] zigzag

说明：用于FPGA的Z变化算法的HDL编码，包括VHDL及Verilog代码。可用于JPEG及MPEG压缩算法。-脫脙脫脷FPGA渭脛Z 卤 盲 禄炉 脣茫 篓 渭脛HDL 卤 脿脗毛 拢 卢 掳 眉脌 篓 VHDL 录 掳 Verilog
<caesar> 在 2025-07-28 上传 | 大小：7kb | 下载：0

[VHDL编程] DAC0832jiekoudianlu

说明：本例为DAC0832接口电路VHDL原代码-The DAC0832 Interface Circuit Example for VHDL source code
<liujingyang> 在 2025-07-28 上传 | 大小：7kb | 下载：0

[VHDL编程] fft_statemachine

说明：FFT程序，此程序虽然耗逻辑资源很大，但是在接受数据后的第7个时钟沿就可以输出FFT变换后的数据，对要求时延较低的系统可以考虑-FFT procedure, this procedure should not consume a lot of logic resources, but the data in the first seven clock can be output along the FFT transformed data, the requirements of time-de
<xiaoyuer> 在 2025-07-28 上传 | 大小：7kb | 下载：0