资源列表
[VHDL编程] MIT_Press_Circuit_Design_With_VHDL
说明:Programming for VHDL<RYury> 在 2025-07-18 上传 | 大小:4.86mb | 下载:0
[VHDL编程] dds_9760_OK
说明:DDS信号源程序,用VHDL编的。里面可用拨码开关选择相应的功能:FM,ASK,PSK,AM(这一点实现的不是很好),但其它的很好。频率可达25M-DDS signal source, for the use of VHDL. DIP switch which can be used to select the appropriate function: FM, ASK, PSK, AM (This is not to achieve good), but other well. Frequen<李逵> 在 2025-07-18 上传 | 大小:4.86mb | 下载:0
[VHDL编程] DE2_Default
说明:Altera DE2 demonstration design, lot of interesting verilog code for synthesis<alzemiro> 在 2025-07-18 上传 | 大小:4.87mb | 下载:0
[VHDL编程] Circuit-Design-with-VHDL
说明:it is usful book for VHDL<samar> 在 2025-07-18 上传 | 大小:4.86mb | 下载:0
[VHDL编程] CycloneIII_EP3C40F780C8_25_USB2_Test
说明:SOPC,CycloneIII系列芯片EP3C40F780C8,NIOS II IDE,USB 2.0 c测试实验代码 -SOPC,CycloneIII,EP3C40F780C8,NIOS II IDE, USB2.0 code<leiyitan> 在 2025-07-18 上传 | 大小:4.86mb | 下载:0
[VHDL编程] hsk4571_clock
说明:数字时钟 VHDL实现,可调节时分秒,在QUATTUS||9.0下编写,可在9.0及以上版本运行并下载,芯片为Altera的Cyclone3 EP3C8T1-Digital clock VHDL realization, minutes and seconds can be adjusted in QUATTUS | | 9.0 under preparation, can be run in the 9.0 and above versions and download, chips for<hongsk> 在 2025-07-18 上传 | 大小:4.87mb | 下载:0
[VHDL编程] DDS-SU
说明:本程序采用了FPGA来控制DDS,采用并行方式,时序配置正确,成功地控制了DDS。可以作为初学者的参考。-DDS can produce all types and frequency and various amplitude modulated signals, but also to ensure the continuous phase, so it is widely used, but there may be doubt as to control for beginners DD<东方泓> 在 2025-07-18 上传 | 大小:4.87mb | 下载:0