[VHDL编程] USB_LOOP

说明：该Verilog程序基于USB芯片68013,FPGA50T,实现了两台电脑之间使用两个68013和一个FPGA50T来通信-Verilog program is based on the USB chip 68013, FPGA50T, realized between two computers using two 68013 and one FPGA50T to communicate
<zero> 在 2025-06-15 上传 | 大小：2kb | 下载：0

[VHDL编程] vhdl

说明：FPGA分频32.768KHZ晶振用VHDL语言如何分频成1HZ的时钟信号-fenpin
<王品一> 在 2025-06-15 上传 | 大小：2kb | 下载：0

[VHDL编程] wode

说明：sparten 3e 开发板的ＶＧＡ代码实现，ｖｅｒｉｌｏｇ语言-sparten 3e development board VGA code, verilog language
<杨飞> 在 2025-06-15 上传 | 大小：2kb | 下载：0

[VHDL编程] sim_uart

说明：uart 收发器 verilog 代码，实现自收发功能 sys clk = 25m, baud 9600 停止位1， 无校验位； 代码实现了串口自收发功能，及把从 PC 收到的内容都发送会 PC, 其他波特率，自行修改代码即可，在 alter 的FPGA 上调试通过； -verilog code uart transceiver to achieve self-transceiver function sys clk = 25m, baud 9600 1 stop bit, no par
<周西东> 在 2025-06-15 上传 | 大小：2kb | 下载：0

[VHDL编程] cf_interleaver_6_16

说明：6*16交织器的实现，非常有用，希望对你有所帮助-6*16interleaver
<小黑豆> 在 2025-06-15 上传 | 大小：2kb | 下载：0

[VHDL编程] ARM_register

说明：ARM寄存器组设计的源代码，使用Verilog编程实现，可以编译仿真通过。-将中文译成英语 ARM register set design source code, the use of Verilog programming, you can compile the simulation pass.
<jwj> 在 2025-06-15 上传 | 大小：2kb | 下载：0

[VHDL编程] led_cross

说明：led滚屏显示经测试可以正常使用 可使p10板左移显示-led scrolling display has been tested and can make normal use of the left panel shows p10
<刘玉立> 在 2025-06-15 上传 | 大小：2kb | 下载：1

[VHDL编程] sample_wave

说明：可以产生8比特的采样波形，非常不错的VHDL程序-Sampling can produce 8-bit waveform, very good VHDL program
<wyp> 在 2025-06-15 上传 | 大小：2kb | 下载：0

[VHDL编程] encoder_state_v4

说明：motor phase count with A, B, Z phase
<micom76> 在 2025-06-15 上传 | 大小：2kb | 下载：0

[VHDL编程] PWM_GENERATOR

说明：PWM, or Pulse Width Modulation, is a method of controlling the amount of power to a load without having to dissipate any power in the load driver.
<kilabos> 在 2025-06-15 上传 | 大小：2kb | 下载：0

[VHDL编程] m_decoder

说明：恢复以曼彻斯特编码格式输入的mdi信号成实际数据并存储在双端口RAM后以中断方式通知DSP读取数据，所需双端口RAM程序可以从相应的FPGA编译系统中产生-A return to the Manchester encoded signal is input into the actual data mdi and stored in the dual-port RAM notify the DSP after the break to read the data, the required du
<周宽裕> 在 2025-06-15 上传 | 大小：2kb | 下载：0

[VHDL编程] m_encoder

说明：将写入的数据用曼彻斯特码格式从meout口输出，所需内部存储单元可根据所使用不同的FPGA类型由相应的编译软件产生所需双端口RAM模块-The data will be written by Manchester code format from meout port output, the required internal storage unit can be used according to the different types of FPGA Compiler software f
<周宽裕> 在 2025-06-15 上传 | 大小：2kb | 下载：0