[VHDL编程] FIR-lv-bo-code

说明：此代码为FIR滤波器的设计源码，并对其代码做了相应的改进，综合仿真结果成功-This code source code for the FIR filter design, and the code does a corresponding improvement, integrated simulation results successfully
<飞扬奇迹> 在 2025-12-20 上传 | 大小：2kb | 下载：0

[VHDL编程] BmpDecoder

说明：适用于Altera FPGA Nios II平台uClinux OpenCV之BmpDecoder的源码-Souce code of BmpDecoder for Altera FPGA Nios II uClinux OpenCV
<岳弘达> 在 2025-12-20 上传 | 大小：2kb | 下载：0

[VHDL编程] stepmot

说明：主要是对矩阵键盘的Verilog HDL 语言的设计实现-Mainly for matrix keyboard Verilog HDL Language Design and Implementation
<wangyongjun> 在 2025-12-20 上传 | 大小：2kb | 下载：0

[VHDL编程] voxel_image

说明：image descr iption ri really good
<shanmultaq> 在 2025-12-20 上传 | 大小：2kb | 下载：0

[VHDL编程] miller

说明：miller码编码模块的verilog程序，修正miller码编码模块的程序，完成miller码编码模块功能。-miller module verilog coding procedures, the amendment procedures miller coding module to complete the miller coding module function.
<cy> 在 2025-12-20 上传 | 大小：2kb | 下载：0

[VHDL编程] S4_LCD_V

说明：1、实现lcd显示的功能，基于alera FPGA EP1C12 2、可以显示预先定义好的数据-1, lcd display, based on alera FPGA EP1C12 2, pre-defined data can be displayed
<myrk> 在 2025-12-20 上传 | 大小：2kb | 下载：0

[VHDL编程] 61EDA_C2173

说明：VHDL实例-完整微处理器CPU系统模型，程序均经过验证和调试，无问题-VHDL and cpu
<liumeng> 在 2025-12-20 上传 | 大小：2kb | 下载：0

[VHDL编程] Freq_50Mhz_to_1Hz

说明：Divide frequency from 50 Mhz to 1 Hz
<wuddy sa> 在 2025-12-20 上传 | 大小：2kb | 下载：0

[VHDL编程] LXX

说明： 液晶显示屏的Verilog驱动代码，可以显示任意的中文字符！-Verilog LCD driver code, you can display any Chinese characters!
<罗森> 在 2025-12-20 上传 | 大小：2kb | 下载：0

[VHDL编程] sci_module

说明：verilog编写的串口模块，可以直接使用，已经成功用于产品上了。-UART by verilog.
<刘俊杰> 在 2025-12-20 上传 | 大小：2kb | 下载：0

[VHDL编程] CPU-design

说明：使用VHDL语言开发的CPU硬布线设计，在实验电路可以使用加法，和减法与或等简单操作-CPU using VHDL language development of hard-wired design, the circuit can be used in the experimental addition, and subtraction or other simple operations with
<Han li> 在 2025-12-20 上传 | 大小：2kb | 下载：0

[VHDL编程] multiplieur8

说明：8 bits classique multiplieur
<kaream> 在 2025-12-20 上传 | 大小：2kb | 下载：0