资源列表
[VHDL编程] fir1
说明：vhdl program for fir filter design on fpga<Nikhil Trivedi> 在 2025-06-05 上传 | 大小：1kb | 下载：0
[VHDL编程] sine
说明：采用FPGA存储正弦波的256个点，分别输出，可以产生较好的正弦波，如果要产生其他的频率，只需改变分频比即可，即num的值。已经通过实物验证-FPGA-stored sine wave of 256 points, respectively, output, can produce a good sine wave, if you want to generate other frequencies, only Divider ratio can be changed, that value<dzn> 在 2025-06-05 上传 | 大小：1kb | 下载：0
[VHDL编程] EDA-design-traffic-light
说明：在quartus2的基础上，使用VHDL语言编写简易交通灯，描述十字路口的交通灯情况，分为主次通道，次通道没车，主干道一直绿灯，次干道有车，按正常灯亮。-In quartus2, based on the use of VHDL language simple traffic lights, traffic lights crossroads described, divided into primary and secondary channel, the second channel had<易为> 在 2025-06-05 上传 | 大小：1kb | 下载：0
[VHDL编程] PI(use_vhdl)
说明：工程上常用的增量式PI算法的控制程序，采用vhdl语言编写-Engineering incremental PI algorithm used to control the program using vhdl language<刘大仔> 在 2025-06-05 上传 | 大小：1kb | 下载：0
[VHDL编程] CONTROLLER.vhd
说明：Controller source code for double data rate sdram1<shiva> 在 2025-06-05 上传 | 大小：1kb | 下载：0
[VHDL编程] Diver_clk
说明：时钟分频,可以实现2分频，4分频，到8、16分频 11分频等。都可以在源代码中通过少量的修改来实现。-clock divider<shenzichao> 在 2025-06-05 上传 | 大小：1kb | 下载：0
[VHDL编程] TIMER_tb_v1
说明：testbench for the alarm clock circuit<YUHAN YAO> 在 2025-06-05 上传 | 大小：1kb | 下载：0
[VHDL编程] singnal
说明：VHDL实现通用通信信号源，包括sin，cos，方波，三角波，BPSK，GMSK，ASK，16QAM等信号的产生以及DDS，PLL的VHDL系统代码-VHDL implementation of universal communication sources, including sin, cos, square, triangle, BPSK, GMSK, ASK, 16QAM and other signal generation and DDS, PLL system, the VHDL<张泽端> 在 2025-06-05 上传 | 大小：1kb | 下载：0
[VHDL编程] Modulator70
说明：个人参与的某国家工程并行排序MATLAB程序，用于FPGA的RTLAB仿真，使用Simulink工具生成HDL代码。测试可用。-Individuals involved in sort of a national engineering parallel MATLAB programs for the FPGA RTLAB simulation, using the Simulink tool to generate HDL code. Test available.<张张> 在 2025-06-05 上传 | 大小：1kb | 下载：0