[VHDL编程] juzhenjianpan

说明：4*4矩阵键盘，并在8位数码管上显示按键值-4* 4 matrix keyboard, and 8-bit digital value displayed on the button
<陈凯源> 在 2025-06-08 上传 | 大小：1kb | 下载：0

[VHDL编程] TVR2

说明：A Modern Stream Cipher - Trivium
<qazal> 在 2025-06-08 上传 | 大小：1kb | 下载：0

[VHDL编程] foreignsp

说明："foregin" in vhdl code with rar file.
<qazal> 在 2025-06-08 上传 | 大小：1kb | 下载：0

[VHDL编程] tv_TB

说明：test bench for A Modern Stream Cipher - Trivium.
<qazal> 在 2025-06-08 上传 | 大小：1kb | 下载：0

[VHDL编程] project

说明：It provides the code of or and decoder24 and encoder42 in VHDL language
<basha> 在 2025-06-08 上传 | 大小：1kb | 下载：0

[VHDL编程] adder

说明：It is VHDL code of 16 bit adder program, counter and IIR filter
<basha> 在 2025-06-08 上传 | 大小：1kb | 下载：0

[VHDL编程] VHDL-1602

说明：程序基于FPGA芯片，使用VHDL语言编写，实现驱动LCD1602A显示的功能。-FPGA-based program, using the VHDL language, to achieve drive LCD1602A display functions
<王远达> 在 2025-06-08 上传 | 大小：1kb | 下载：0

[VHDL编程] main

说明：篮球24秒计时程序，用于篮球比赛快结束时的倒计时-24 seconds counting for basketball game
<tanwei> 在 2025-06-08 上传 | 大小：1kb | 下载：0

[VHDL编程] part2

说明：part 2 for verilog basic
<nguyenchitam8x> 在 2025-06-08 上传 | 大小：1kb | 下载：0

[VHDL编程] part3

说明：part 3 for verilog -part 3 for verilog aaaa
<nguyenchitam8x> 在 2025-06-08 上传 | 大小：1kb | 下载：0

[VHDL编程] Control

说明：实现加法器的控制，利用verilog语言。在modelsim环境先实现。-Realization of adder control, the use of Verilog language. In the Modelsim environment to achieve.
<ganlu1107> 在 2025-06-08 上传 | 大小：1kb | 下载：0

[VHDL编程] VHDL

说明：基于FPGA的IIR滤波器的各模块VHDL程序- such as in science and project technique. Compared with FIR digital filter, IIR digital filter can get high selectivity with low factorial.
<许成> 在 2025-06-08 上传 | 大小：1kb | 下载：0