[VHDL编程] Part5

说明：Display eight 7-segment displays on the DE2 board using Quartus -Display eight 7-segment displays on the DE2 board using Quartus II
<Zeny> 在 2025-06-08 上传 | 大小：1kb | 下载：0

[VHDL编程] Part4

说明：RS Latch and D Latch on Quartus
<Zeny> 在 2025-06-08 上传 | 大小：1kb | 下载：0

[VHDL编程] binary_adder_tree_vhd

说明：This an reconfogurable binary Adder and this is the base for another modules in vhdl
<andres calderon> 在 2025-06-08 上传 | 大小：1kb | 下载：0

[VHDL编程] verify_crc

说明：Verifcation module for CRC with polyn = "10010111" -Verifcation module for CRC with polyn = "10010111"
<lassaad> 在 2025-06-08 上传 | 大小：1kb | 下载：0

[VHDL编程] prog-1-store-byte

说明：8051 souce code to store byte in the memory.-8051 souce code to to store byte in the memory.
<Parth Borda> 在 2025-06-08 上传 | 大小：1kb | 下载：0

[VHDL编程] design-1-serially-transmit-name

说明：8051 code to transmit name serially
<Parth Borda> 在 2025-06-08 上传 | 大小：1kb | 下载：0

[VHDL编程] gmsk_new

说明：GMSK vhdl experimented as alternative function it is implemented in VHDL.
<Amol/justamol> 在 2025-06-08 上传 | 大小：1kb | 下载：0

[VHDL编程] AD9852_AM_MOD

说明：code ad98 use vhdl for director DDS
<sn> 在 2025-06-08 上传 | 大小：1kb | 下载：0

[VHDL编程] gf

说明：DDS use AD9852 with vhdl for director
<sn> 在 2025-06-08 上传 | 大小：1kb | 下载：0

[VHDL编程] 1bitAdder

说明：vhdl code for multiplication of two sign digit and every other 2 s complement numbers and every number in nega binary form
<Morteza> 在 2025-06-08 上传 | 大小：1kb | 下载：0

[VHDL编程] bk

说明：16位Brent-Kung加法器的verilog代码-the verilog code of the 16 bits of the Brent-Kung s adder
<zxb> 在 2025-06-08 上传 | 大小：1kb | 下载：0

[VHDL编程] Semaforo

说明：Semaforo VHDL minimizzazione necessaria stati
<Gianmarco> 在 2025-06-08 上传 | 大小：1kb | 下载：0