[VHDL编程] hanzi

说明：主要是基于FPGA的汉子的显示，提取汉字库，服务于其他程序-Is mainly based on the FPGA man display, extraction of Chinese characters library, service to other programs
<王鹏> 在 2025-06-09 上传 | 大小：1kb | 下载：0

[VHDL编程] vhdl11

说明：keyboard intefacing program-keyboard intefacing program...................
<siddharth815> 在 2025-06-09 上传 | 大小：1kb | 下载：0

[VHDL编程] 6fenpin

说明：毕业设计里面的一个模块，主要实现时钟6分频的功能-The inside of the graduation design a module, mainly realizes the clock frequency function of six points
<xuchunlei> 在 2025-06-09 上传 | 大小：1kb | 下载：0

[VHDL编程] lcdSync-1v0---Fully-functional-

说明：Quartus II SOPC lcd sync component with avalon streaming sink interface
<adelsmud> 在 2025-06-09 上传 | 大小：1kb | 下载：0

[VHDL编程] CarryLookaheadAdder64

说明：一个64位超前进位加法器，verilog语言描述。-A 64 bits carry look ahead adder, verilog
<张松> 在 2025-06-09 上传 | 大小：1kb | 下载：0

[VHDL编程] Arinc_708_Rxer

说明：arinc_708 source code is here aupdated with brief explanation
<mallaiah> 在 2025-06-09 上传 | 大小：1kb | 下载：0

[VHDL编程] DDS_FPGA

说明：fpga实现DDS信号发生器的源代码 用于实现信号的控制-fpga DDS signal generator source code
<于伟龙> 在 2025-06-09 上传 | 大小：1kb | 下载：0

[VHDL编程] Seg7decode

说明：verilog HDL的7段数码管译码代码，可以使用-7 segment LED decoder with verilog HDL
<杨鹏> 在 2025-06-09 上传 | 大小：1kb | 下载：0

[VHDL编程] VHDL-example_counter

说明：M=11的计数器；计数是一种最简单基本的运算，计数器就是实现这种运算的逻辑电路，计数器在数字系统中主要是对脉冲的个数进行计数，以实现测量、计数和控制的功能，同时兼有分频功能-M = 11 counter The count is one of the most simple basic computing, counter to realize the operation is logic circuit
<殷蕾> 在 2025-06-09 上传 | 大小：1kb | 下载：0

[VHDL编程] mode1_master

说明：UART0 模式1主机程序TX0线为P0.0，RX0线为P0.1，TX0采用T2为波特率产生源，RX0采用T1为波特率产生源-UART0 mode, a host program TX0 line for the P0.0, the RX0 line for P0.1 obtained, TX0 as using T2 generation source for the baud rate, RX0 uses T1 for baud rate generator source
<静儿> 在 2025-06-09 上传 | 大小：1kb | 下载：0

[VHDL编程] Mux

说明：designing of multiplexer using vhdl language
<sriramgopal> 在 2025-06-09 上传 | 大小：1kb | 下载：0

[VHDL编程] mul8

说明：designing of 8 bit mulitiplier using verilog code
<sriramgopal> 在 2025-06-09 上传 | 大小：1kb | 下载：0