[VHDL编程] ripple_carry_adder

说明：行波加法器，Verilog语言编写。行波加法器，Verilog语言编写-The line wave adder Verilog language. The line wave adder Verilog language
<周杰伦> 在 2025-06-07 上传 | 大小：1kb | 下载：0

[VHDL编程] UART_tpf4

说明：designing a universal asynchronous receiver transmitter
<Mike R> 在 2025-06-07 上传 | 大小：1kb | 下载：0

[VHDL编程] sram_test

说明：sram读写操作，时序规范说明和详解，代码说明很详细，很适合新手-sram read and write operations, the timing specification and Xiangjie code describing in great detail, it is suitable for novice
<ckshy> 在 2025-06-07 上传 | 大小：1kb | 下载：0

[VHDL编程] TCD

说明：基于FPGA的线阵ccd的TCD1501D的verilog驱动。-The verilog drive based on FPGA linear array the ccd' s TCD1501D the.
<ckshy> 在 2025-06-07 上传 | 大小：1kb | 下载：0

[VHDL编程] ppm

说明：ppm调制的verilog代码 可实现ppm调制-ppm modulation verilog code ppm modulation
<yanfeng> 在 2025-06-07 上传 | 大小：1kb | 下载：0

[VHDL编程] spislave1

说明：SPI slave communication
<william> 在 2025-06-07 上传 | 大小：1kb | 下载：0

[VHDL编程] 16-bit-A-DCa16-bit-DAC-VHDL

说明：16-bit Analogue to Digital Converter&16-bit Digital to Analogue Converter VHDL source code.在modelsim下仿真通过-16-bit Analogue to Digital Converter & 16-bit Digital to Analogue Converter VHDL source code. Simulated in modelsim
<fangshan> 在 2025-06-07 上传 | 大小：1kb | 下载：0

[VHDL编程] 2-to-4-Decoder-with--Configuration

说明：2-to-4 Decoder with Testbench and Configuration This set of design units illustrates several features of the VHDL language including: Using generics to pass time delay values to design entities. Design hierarchy using instantiated components.
<fangshan> 在 2025-06-07 上传 | 大小：1kb | 下载：0

[VHDL编程] divider-code

说明：本文档为FPGA的开发程序，用verilog语言实现了出发操作，欢迎参考。-This document is a the FPGA development program, verilog language starting operation, welcomed the reference.
<秦艳召> 在 2025-06-07 上传 | 大小：1kb | 下载：0

[VHDL编程] crc16-

说明：本文档描述了一种CRC校验的方法，开发语言为verilog。程序自己写的，包括测试代码。欢迎参考-This document describes a CRC checksum method development language verilog. Write their own procedures, including test code. Welcome reference
<秦艳召> 在 2025-06-07 上传 | 大小：1kb | 下载：0

[VHDL编程] Led_seg7

说明：本文件给出了一个七段数码管的verilog代码，并附上测试代码。-This document gives a seven-segment digital tube verilog code, and attach the test code.
<秦艳召> 在 2025-06-07 上传 | 大小：1kb | 下载：0

[VHDL编程] dualram

说明：本文件给出了一种双口RAM的代码，开发语言为verilog。测试可用，欢迎下载-This document gives a dual-port RAM code verilog development language. Test is available, welcome to download
<秦艳召> 在 2025-06-07 上传 | 大小：1kb | 下载：0