[VHDL编程] Adder_16bit_2b

说明：這是由我自己寫的16位元可處理2補數的加法器,希望能提供同學們課業上的好幫助-It was written by myself 16 yuan can handle two' s complement adder, hoping to provide better help students on academic
<王宇揚> 在 2025-06-07 上传 | 大小：1kb | 下载：0

[VHDL编程] 1.3V-default

说明：這是一個適用於1.8V轉1.3V必迴路 在1Mhz頻率下 RLC各為 25m 4.7u 10u 給有需要的同學作為參考-This is one for 1.8V 1.3V will turn 1Mhz frequency RLC circuit at each 25m 4.7u 10u to needy students as a reference
<王宇揚> 在 2025-06-07 上传 | 大小：1kb | 下载：0

[VHDL编程] alpha1_3_compensator

说明：同為適用於1.8V轉1.3V必迴路 在1Mhz頻率下 RLC各為 25m 4.7u 10u 排除浮點數的int整數補償器 給有需要的同學作為參考-The same applies to 1.8V 1.3V will turn 1Mhz frequency RLC circuit at each 25m 4.7u 10u exclude floating point int integer compensation to needy students as a reference
<王宇揚> 在 2025-06-07 上传 | 大小：1kb | 下载：0

[VHDL编程] ComparatorTestVersion

说明：基於wire方式設計的補償器,但需外接DFF依照同學想做幾階的可在進行外加,Z^-1 需2個 Z^-2 3個依此類推.僅提供實做參考,實際參數需自行設計-Based on wire mode compensator design, but need to add DFF in accordance with the order of a few students want to be carrying plus, Z ^-1 need two Z ^-2 3 one, and so on. Pr
<王宇揚> 在 2025-06-07 上传 | 大小：1kb | 下载：0

[VHDL编程] hpi

说明：实现FPGA控制DSP的HPI接口，使用verilog接口-Achieve FPGA DSP HPI interface control, use verilog interface
<冰汪> 在 2025-06-07 上传 | 大小：1kb | 下载：0

[VHDL编程] counter60

说明：this a counter. it can count from 0 to 50-this is a counter. it can count from 0 to 50
<Le Ngoc Tuan> 在 2025-06-07 上传 | 大小：1kb | 下载：0

[VHDL编程] ZIDONGDIANTIKONGZHI

说明：三层的电梯控制,具备显示，加速，以及开关门的延时等操作-Three elevator control, including a display, acceleration, and an operation switch gate delay and other
<TOMJACK> 在 2025-06-07 上传 | 大小：1kb | 下载：0

[VHDL编程] FIFO_altera.v

说明：FIFO for Altera Cyclone II or Cyclone III on memory blocks. Length of FIFO can be changed.
<gmind> 在 2025-06-07 上传 | 大小：1kb | 下载：0

[VHDL编程] internal_reset.v

说明：code for internal reset in fpga
<ar> 在 2025-06-07 上传 | 大小：1kb | 下载：0

[VHDL编程] VGA

说明：vga显示硬件模块verilog语言编写，实现了一个动画显示，适合于初学者学习。-vga display hardware module verilog language to achieve an animated display, suitable for beginners to learn.
<张龙> 在 2025-06-07 上传 | 大小：1kb | 下载：0

[VHDL编程] adc7854

说明：ADS7854 Texas Instruments. The code is built refer to the time sequence datasheet. You should better read the document first-ADS7854 Texas Instruments. The code is built refer to the time sequence datasheet. You should better read the docum
<Jet> 在 2025-06-07 上传 | 大小：1kb | 下载：0

[VHDL编程] MFSK.vhd

说明：多进制数字频率合成系统VHDL程序,包含2进制、16进制。-Multi-band digital frequency modulation (MFSK) system VHDL program
<张朝阳> 在 2025-06-07 上传 | 大小：1kb | 下载：0