资源列表
[VHDL编程] PID_Verilog
说明:PID算法用verilog语言实现,实测可用,由三个模块组成(The PID algorithm is implemented in Verilog language. The actual measurement is available. It consists of three modules.)<wrnd> 在 2025-06-12 上传 | 大小:1kb | 下载:0
[VHDL编程] adc_data_receive
说明:adc器件ads62p49模数转换代码,已在工程中验证可用(ADC device ads62p49 analog-to-digital conversion code has been validated in Engineering)<清远怡然> 在 2025-06-12 上传 | 大小:1kb | 下载:0
[VHDL编程] SPI_ADC
说明:spi串行输出ADC——AD7989的verilog源代码。(Spi serial output ADC - AD7989 Verilog source code.)<Zhongzi123> 在 2025-06-12 上传 | 大小:1kb | 下载:0
[VHDL编程] bt656_decode
说明:将嵌入式BT656格式数据解码出带行场同步信号的YCbCr422格式数据(Decoding Embedded BT656 Format Data to YCbCr422 Format Data with Field Synchronization Signa)<magic_v5> 在 2025-06-12 上传 | 大小:1kb | 下载:0
[VHDL编程] 32-bit Carry lookahead adder
说明:32-bit Carry lookahead adder generic verilog<gsrwork2017@gmail.com> 在 2022-02-17 上传 | 大小:954byte | 下载:0
[VHDL编程] Fifo_32wordDepth
说明:32 word depth fifo,the code is tested on hardware<izmirm> 在 2022-04-10 上传 | 大小:984byte | 下载:0