[VHDL编程] sopc

说明：基于FPGA的SD卡音频播放器 经过调试可以直接用，音质很好有MP3的所有功能-FPGA-based audio player, SD card can be directly used after debugging, good sound quality with all the features of MP3
<JHON> 在 2025-06-08 上传 | 大小：3.32mb | 下载：0

[VHDL编程] 11111111

说明： 英文版高速模拟电路设计技术，是非常经典的学习资料。- This document is about the high speed analog circuit technology,and it is very classical!
<chenren> 在 2025-06-08 上传 | 大小：3.31mb | 下载：0

[VHDL编程] 1-5

说明：5个Spartan-3e开发板的国外大学的使用源码。学习好资料。-5 Spartan-3e development board to use source of foreign universities. Study and information.
<leo wong> 在 2025-06-08 上传 | 大小：3.31mb | 下载：0

[VHDL编程] IIC

说明：I2C总线程序，程序完整，学习性高，初学单片机的人可以好好研究一下-I2C bus program, the program integrity, learning high, microcontroller beginner who can look carefully at
<球特烦> 在 2025-06-08 上传 | 大小：3.32mb | 下载：0

[VHDL编程] JPEG-decoding

说明：基于FPGA的JPEG解码算法的研究与实现,对开发JPEG编解码算法有参考价值-FPGA-based JPEG decoding algorithm and implementation of JPEG decoding algorithm on the development of a reference value
<lj> 在 2025-06-08 上传 | 大小：3.31mb | 下载：0

[VHDL编程] vga

说明：vga显示程序，vhdl，能够在vga显示器上显示图片-vga display program, vhdl, can display a picture on vga monitor
<李亮> 在 2025-06-08 上传 | 大小：3.32mb | 下载：0

[VHDL编程] DE0_NIOS_SDCARD

说明：FPGA嵌入式NIOS核的基本程序 开发平台quartus -FPGA embedded NIOS core basic application development platform quartus II
<曹亚桃> 在 2025-06-08 上传 | 大小：3.31mb | 下载：0

[VHDL编程] buzzer_sos_2

说明：用verilog产生“SOS信号”，就是有次序的控制输出莫斯密码的“点”，“画”和“间隔”。一个比较好玩的源码。-Produce " SOS signal" with verilog, is to have control of the output sequence Moss password " point" , " painting" and " interval." A more fun source.
<xutao> 在 2025-06-08 上传 | 大小：3.32mb | 下载：0

[VHDL编程] MultCIC

说明：三级梳状积分CIC滤波器的FPGA实现代码，包括积分模块，抽取模块和梳状模块以及顶层模块的实现代码-Three integral CIC comb filter FPGA implementation code, including the integration module, extraction module and a comb and a top-level module module implementation code
<xuweiwei> 在 2025-06-08 上传 | 大小：3.32mb | 下载：0

[VHDL编程] e8

说明：清华大学电子系 数字钟设计实验报告（第8个实验）-Tsinghua University, Department of Electronics, digital clock design lab report (Article 8 experiments)
<夏冬> 在 2025-06-08 上传 | 大小：3.32mb | 下载：0

[VHDL编程] TX_RX

说明：FPGA用verilog实现串口和电脑的字符串以及单字符精准无误通信，即通过电脑向FPGA发送任一长度数据，FPGA返回PC相同的数据。波特率为9600，本例程为了得到精准的波特率使用了50M时钟的3倍频，测试可用，如有不明的地方，可以给我留言-FPGA implementation using verilog string and the computer serial port and single-character accurate communication, 9600, FPGA u
<冷酷豪迈> 在 2025-06-08 上传 | 大小：3.31mb | 下载：0

[VHDL编程] clock

说明：数字时钟设计 设计一个数字时钟 要求:(1)用数码管显示时/分/秒 (2)有时间预置功能 (3)能用蜂鸣器报时-Digital Clock Design Design a digital clock Requirements: (1) with the digital display hours/minutes/seconds           (2) has the time preset function

<韩大马> 在 2025-06-08 上传 | 大小：3.31mb | 下载：0