资源列表
[VHDL编程] ddrct_gen_xp_1_002_1
说明：ddrct_gen_xp_1_002_1，有关ddr控制的设计程序<董星> 在 2025-06-14 上传 | 大小：2.98mb | 下载：0
[VHDL编程] cf_fft_latest.tar
说明：整个设计使用了流水线设计，运用了同步的使能和复位信号。这是一个4k点的fft。实部和虚部均为18bit，总共为36bit精度。-All designs are pipelined with a synchronous enable and reset. 18 bit precision, real and imaginary. Total is 36 bits.<赵恒> 在 2025-06-14 上传 | 大小：2.98mb | 下载：0
[VHDL编程] cf_fft_latest.tar
说明：The FFT architecture is pipelined on a rank basis each rank has its own butterfly and ranks are isolated from each other using memory interleavers. This FFT can perform calculations on continuous streaming data (one data set right after anot<amin> 在 2025-06-14 上传 | 大小：2.98mb | 下载：0
[VHDL编程] VHDLexample
说明：VHDL设计实例 希望对学习VHDL开发的同学有所帮助！-VHDL Design Example hope to learn VHDL help students develop!<ls112853> 在 2025-06-14 上传 | 大小：2.98mb | 下载：0
[VHDL编程] cf_fft_latest.tar
说明：This a code for FFT in VHDL, Verilog & C Source: OpenCores.org-This is a code for FFT in VHDL, Verilog & C Source: OpenCores.org<Kiran> 在 2025-06-14 上传 | 大小：2.98mb | 下载：0
[VHDL编程] cf_fft_latest.tar
说明：FFT eficient, This code implements FFT for any application<andres calderon> 在 2025-06-14 上传 | 大小：2.98mb | 下载：0
[VHDL编程] CycloneIII_EP3C40F780C8_6_Timers
说明：SOPC,CycloneIII系列芯片EP3C40F780C8，NIOS II IDE,定时器实验代码-SOPC,CycloneIII，EP3C40F780C8，timers code<leiyitan> 在 2025-06-14 上传 | 大小：2.98mb | 下载：0
[VHDL编程] verilog--uart--fpga
说明：基于verilog的串口通信实验指导和源程序-Verilog based serial communication experiment guide and source code<宋江> 在 2025-06-14 上传 | 大小：2.98mb | 下载：0
[VHDL编程] 03_key_detect_1
说明：键盘抖动的Verilog实现，设计的方法主要是由“电平检查模块”和“10ms延迟模块”组合合成。-Keyboard shaking Verilog implementation, the method of design is mainly by level examination module and 10 ms delay module combinatorial synthesis.<杨军利> 在 2025-06-14 上传 | 大小：2.98mb | 下载：0