[VHDL编程] web

说明：模拟网络串行通信 近期对计算机间通信比较感兴趣，同时研究usb通信原理，起步为串行通信于是想为更好地理解其机理做一定基础性研究，故做了异步串行通信设计实验。 经过QUARTUS验证，获得了一等奖！-Simulation of the recent serial communication network between the communication of more interested in computers, communications usb at the same time
<ayls> 在 2025-06-09 上传 | 大小：1.77mb | 下载：0

[VHDL编程] VHDL_Programming_by_Example

说明：Copyright © 2002 by The McGraw-Hill Companies, Inc. All rights reserved. Manufactured in the United States of America. Except as permitted under the United States Copyright Act of 1976, no part of this publication may be reproduced or distribut
<zhangyung> 在 2025-06-09 上传 | 大小：1.78mb | 下载：0

[VHDL编程] quartusHand2Hand

说明：使用Quartus进行Altera 公司的FPGA设计已经越来越流行，这个教程正是帮助需要的朋友迈入Quartus设计大门的钥匙。-FPGA design has become increasingly popular to use Quartus for Altera Corporation, this tutorial is to help a friend in need into the Quartus design door key.
<王红卫> 在 2025-06-09 上传 | 大小：1.78mb | 下载：0

[VHDL编程] dog_cat_mouse_river

说明：用VHDL写的程序，模拟狗，猫，老鼠过河。规则是：狗不能跟猫单独呆在一起，老鼠跟猫不能单独在一起。-Program written in VHDL, simulated dog, cat, mouse to cross the river. The rule is: the dog can not be with the cat alone with rats and cats can not be alone together.
<ksing> 在 2025-06-09 上传 | 大小：1.78mb | 下载：0

[VHDL编程] VHDL-Programming-by-Example

说明：一本介绍用VHDL写的一些关于FPGA的例程-McGraw Hill VHDL Programming by Example
<刘帅> 在 2025-06-09 上传 | 大小：1.78mb | 下载：0

[VHDL编程] filter

说明：基于VHDL的FIR数字滤波器的设计，可以自己修改参数设置滤波器阶数-FIR digital filter design based on VHDL, can modify the parameters to set the filter order
<123> 在 2025-06-09 上传 | 大小：1.77mb | 下载：0

[VHDL编程] zhuangtaiji

说明：VHDL语言实现LED灯循环左移、右移，全亮全灭功能-VHDL language LED light is rotated to the left, right, full brightness all off
<zzh> 在 2025-06-09 上传 | 大小：1.78mb | 下载：0

[VHDL编程] VoteSystem

说明：实现计分功能 可以通过不同的按键打不通的分数-Scoring functions I couldn t get through the scores by different keys
<hhh> 在 2025-06-09 上传 | 大小：1.77mb | 下载：0

[VHDL编程] digital_timer

说明：能够使用4个按键，实现调时。一个选择，一个取消，一个加时间，一个减时间。-Four keys to use to achieve the transfer. A selection, a cancel an add time, a reduced time.
<lee> 在 2025-06-09 上传 | 大小：1.78mb | 下载：0

[VHDL编程] shape

说明：基于FPGA的成型滤波器的代码，里面内附激励文件，使用verilog编写-FPGA-based shaping filter code, which included incentives files using verilog write
<刘先生> 在 2025-06-09 上传 | 大小：1.78mb | 下载：0

[VHDL编程] PLD_two

说明：PLD实验B组第二次实验，LCD1602显示学号，verilog语言-PLD experimental group B second experiment, LCD1602 display student number, verilog language
<xerxes> 在 2025-06-09 上传 | 大小：1.78mb | 下载：0

[VHDL编程] squareLoop

说明：利用平方环法提取同步载波的FPGA实现的仿真(FPGA implementation of synchronous carrier extraction using square loop method)
<shusheng_> 在 2025-06-09 上传 | 大小：1.77mb | 下载：0