[VHDL编程] dig_clk_lcd

说明：数字钟的实现，由LCD动态显示，VHDL语言实现-the realization by the dynamic display LCD, VHDL
<jerry> 在 2025-06-08 上传 | 大小：1.75mb | 下载：0

[VHDL编程] plj

说明：等精度数字频率计 的一个工程---包括vhdl源程序和编译后产生的相关文件-Such as precision digital frequency of a project- including VHDL source code and compile the relevant documents after
<吴晨光> 在 2025-06-08 上传 | 大小：1.75mb | 下载：0

[VHDL编程] vhdl

说明：vhdl基本门电路，都是些比较经典的设计实例-VHDL basic gate circuit, are relatively more examples of classic design
<jcak> 在 2025-06-08 上传 | 大小：1.75mb | 下载：0

[VHDL编程] Turbo

说明：基于fpga的交织编码器设计，主要讲叙如何在fpga上实现交织编码器。-something about turbo。
<xixi> 在 2025-06-08 上传 | 大小：1.75mb | 下载：0

[VHDL编程] shuzizhong

说明：实现简易的数字钟信号，由11个部分组成，顶层文件是数字钟。-To achieve a simple digital clock signal, by 11 parts, the top-level file is a digital clock.
<gdfrg> 在 2025-06-08 上传 | 大小：1.75mb | 下载：0

[VHDL编程] suma_binaria7SEG

说明：binary adder on vhdl tested on xboard xilinx-binary adder on vhdl tested on xboard xilinx
<carlos> 在 2025-06-08 上传 | 大小：1.75mb | 下载：0

[VHDL编程] VHDLyingyong

说明：VHDL理论与部分实验程序，程序已经调试可用。-VHDL theory and some experimental procedures, procedures have been debugging available.
<雪> 在 2025-06-08 上传 | 大小：1.75mb | 下载：0

[VHDL编程] Exploring-CPP-The-Programmers-Introduction-to-CPP

说明：Exploring C++ The Programmers Introduction to C-Exploring C++ The Programmers Introduction to C++
<Ja> 在 2025-06-08 上传 | 大小：1.75mb | 下载：0

[VHDL编程] MULTIPLIER

说明：A TWO BYTE MULTIPLIER SYNTHESIABLE
<gopala> 在 2025-06-08 上传 | 大小：1.75mb | 下载：0

[VHDL编程] edc_spi

说明：电子设计竞赛中，单片机和FPGA的串口通信程序，性能经过测试比较稳定-Electronic Design Contest, the microcontroller and FPGA serial communication program, more stable performance tested
<张兴> 在 2025-06-08 上传 | 大小：1.75mb | 下载：0

[VHDL编程] upsampler

说明：一个用VHDL自行编写的完整可行的增采样系统，仅供参考-VHDL with a self-preparation of a complete and feasible by sampling system, for reference only
<龙> 在 2025-06-08 上传 | 大小：1.75mb | 下载：0

[VHDL编程] at7_ex04

说明：通过LED闪烁控制器的代码，使用Vivado工具配置定义一个IP核，在用户工程中可随意添加这个IP核作为设计的一部分，如同Vivado自带的IP核一样方便调用和集成。(Through the code of the LED scintillation controller, the Vivado tool is configured to define a IP core, and the IP kernel can be added as part of the design at rando
<24fh> 在 2025-06-08 上传 | 大小：1.75mb | 下载：0