[VHDL编程] FPGA VGA

说明：游戏代码
<815559009@qq.com> 在 2010-09-22 上传 | 大小：1.7mb | 下载：0

[VHDL编程] median

说明：用verilog编辑的中值滤波器！语言旁表有注释方便理解！-Using Verilog editor median filter! Language beside the table annotated to facilitate understanding!
<yuming > 在 2025-06-06 上传 | 大小：1.69mb | 下载：0

[VHDL编程] vga_game_demo

说明：基于FPGA的乒乓球游戏参考设计-FPGA-based reference design table tennis game
<廖望> 在 2025-06-06 上传 | 大小：1.7mb | 下载：0

[VHDL编程] project_E05_124

说明：8 bit computer. Here fore instruction can load to the program counter.Code is written using Xlinx ISE and tested using test bench. Four instructions are load, move, add and sub.
<Insaf> 在 2025-06-06 上传 | 大小：1.7mb | 下载：0

[VHDL编程] SDH1

说明：SHD 详细设计,包含各种文档，以及VERILOG 源代码-SHD detailed design, including all documents
<徐强> 在 2025-06-06 上传 | 大小：1.7mb | 下载：0

[VHDL编程] VGA_PS2

说明：使用键盘控制显示器上矩形框的移动。使用verilog HDL编写。已经在spartan3-E开发板上实现。保证好用。-Use the keyboard to control the movement of the display rectangle. Prepared using verilog HDL. Has been achieved spartan3-E on the development board. To ensure ease of use.
<zhangwei> 在 2025-06-06 上传 | 大小：1.7mb | 下载：0

[VHDL编程] POC

说明：该项目是设计和模拟一个并行输出控制器，作为系统总线和打印机之间的接口。-An I/O module is the entity within a computer responsible for the control of one or more external devices and for the exchange of data between those devices and main memory and CPU registers. Thus, the I/O module a
<李楠> 在 2025-06-06 上传 | 大小：1.69mb | 下载：0

[VHDL编程] qiangdaqi

说明：电子抢答器 可以容纳四组参赛队进行比赛具有强大信号和锁存能力 自动计分 犯规减分- answerphone
<小房子> 在 2025-06-06 上传 | 大小：1.7mb | 下载：0

[VHDL编程] ddr2_sdram_latest[1].tar

说明：ddr2 sdram 控制器的vhdl源码,并包括了ddr2 sdram芯片的仿真模型-DDR2 sdram controller VHDL source code and ddr2 sdram simulation module
<hxr> 在 2025-06-06 上传 | 大小：1.7mb | 下载：0

[VHDL编程] SPI-LMX2531

说明：PLL SPI 控制字，实现LMX2531全掌握-LMX2531 PLL SPI
<hf> 在 2025-06-06 上传 | 大小：1.69mb | 下载：1

[VHDL编程] Median-implemnt-baseline-drift

说明：工程文件中代码是通过中值滤波算法实现基线漂移-Project file code median filtering algorithm by baseline drift
<lincy_dd> 在 2025-06-06 上传 | 大小：1.69mb | 下载：0

[VHDL编程] AD0804LC

说明：使用VHDL语言完成了ADC0804程序,设定阈值，过阈值报警。附带了整个工程文件-with VHDL language,it can work with ADC0804
<刘分裂> 在 2025-06-06 上传 | 大小：1.7mb | 下载：0