[VHDL编程] Verilog_for_Digital_Design_and_Synthesis

说明：useful VHDL document for programmer
<trung> 在 2025-06-16 上传 | 大小：1.64mb | 下载：0

[VHDL编程] E1

说明：在国际标准组织开放式系统互联（OSI）参考模型下，以太网是第二层协议。10G以太网使用ＩＥＥＥ（电气与电子工程师学会）802.3以太网介质访问控制协议（ＭＡＣ）、ＩＥＥＥ 802.3以太网帧格式以及ＩＥＥＥ 802.3最小和最大帧尺寸。-In the International Standards Organization Open Systems Interconnect (OSI) reference model, Ethernet is the second-layer protocol.
<guoguo> 在 2025-06-16 上传 | 大小：1.64mb | 下载：0

[VHDL编程] VerilogSynthesis

说明：有关Verilog综合方面的教程，挺有用的-(Prentice) Verilog HDL--Guide to Digital Design & Synthesis (2nd.Ed.)
<ponny213> 在 2025-06-16 上传 | 大小：1.64mb | 下载：0

[VHDL编程] PalnitkarVerilogHDL

说明：Written for both experienced and new users, this book gives you broad coverage of Verilog HDL. The book stresses the practical design and verification perspective ofVerilog rather than emphasizing only the language aspects. The informationpresented i
<Amir> 在 2025-06-16 上传 | 大小：1.64mb | 下载：0

[VHDL编程] VerilogHDLbySamirPalnitkar-2e

说明：A very handy book for Verilog beginners and practitioners.
<Humayun> 在 2025-06-16 上传 | 大小：1.64mb | 下载：0

[VHDL编程] 543533heijindongli

说明：黑金动力的FPGA开发板，实验说明，很不错，适合初学者！-The power of the black gold FPGA development board, the experiment explains, very good, is suitable for beginners.
<高丰> 在 2025-06-16 上传 | 大小：1.64mb | 下载：0

[VHDL编程] Prentice-Hall---Verilog-HDL---A-Guide-To-Digital-

说明：a complete Verilog Hard Ware Descr iption language text book helps to learn easily
<Kris> 在 2025-06-16 上传 | 大小：1.64mb | 下载：0

[VHDL编程] Motion_control

说明：用verilog语言编写的步进电机加减速控制算法，可选择梯形曲线或S型曲线算法-Verilog language stepper motor acceleration and deceleration control algorithm, you can choose the trapezoidal curve or S-curve algorithm
<taocheng> 在 2025-06-16 上传 | 大小：1.64mb | 下载：2

[VHDL编程] Prentice---Verilog.HDL_A.Guide.to.Digital.Design.

说明：Written for both experienced and new users, this book gives you broad coverage of Verilog HDL. The book stresses the practical design and verification perspective ofVerilog rather than emphasizing only the language aspects. The informationpresented i
<bom> 在 2025-06-16 上传 | 大小：1.64mb | 下载：0

[VHDL编程] 5.3_AudioWatermarking

说明：基于SystemGenerator的音频信号处理，可以成功在FPGA上验证-Based SystemGenerator audio signal processing can be successfully tested in FPGA
<Justin Bieber> 在 2025-06-16 上传 | 大小：1.64mb | 下载：0

[VHDL编程] CRC_16

说明：FPGA中并行实现CRC-16标准的循环冗余校验码的生成-FPGA to achieve CRC-16 standard parallel cyclic redundancy check code generation
<黄欣睿> 在 2025-06-16 上传 | 大小：1.64mb | 下载：0

[VHDL编程] Verilog-HDL_01

说明：(Prentice) Verilog HDL--Guide to Digital Design & Synthesis (2nd.Ed.)
<Steven> 在 2025-06-16 上传 | 大小：1.64mb | 下载：0