[VHDL编程] smallkeybaord

说明：用verilog写的4*4小键盘按键检测程序。本工程已经编译好。可以直接在Atera DE1 Fpga开发板上运行-Written using Verilog 4* 4 keypad keys detection procedures. The project has been compiled. Directly in the development of Atera DE1 Fpga board run
<王乔> 在 2025-06-18 上传 | 大小：1.52mb | 下载：0

[VHDL编程] VHDL_1602

说明：显示LCD,采用VHDL语言编写，基于1602的显示模块-Display LCD, using VHDL language, based on the 1602 display module
<lk> 在 2025-06-18 上传 | 大小：1.52mb | 下载：0

[VHDL编程] xapp460

说明：利用FPGA实现TMDS接口标准，可用于DVI以及HDMI接口的FPGA实现（含文档）-Video Connectivity Using TMDS I/O in Spartan-3A FPGAs
<wicky> 在 2025-06-18 上传 | 大小：1.52mb | 下载：2

[VHDL编程] traffic_lights

说明：Verilog语言3个程序，包括4位二进制的BCD码加法器，ALU位片，交通信号灯。既有源码也有word文档说明。-Verilog language three procedures, including 4-bit binary code of the BCD adder, ALU-bit chip, traffic lights. Only source documents that have word.
<郭函> 在 2025-06-18 上传 | 大小：1.52mb | 下载：0

[VHDL编程] lcd_vhdl

说明：这是液晶的VHDL版写的驱动程序，能够控制1602液晶的显示-This is the LCD diver code that is written by vhdl
<谢立寅> 在 2025-06-18 上传 | 大小：1.52mb | 下载：0

[VHDL编程] FPGA-HDLC-design

说明：基于FPGA的HDLC协议控制器的设计。FPGA-based HDLC protocol controller design. Pdf-FPGA-based HDLC protocol controller design. Pdf
<iriu> 在 2025-06-18 上传 | 大小：1.52mb | 下载：0

[VHDL编程] fpga

说明：学习fpga的重要资料-Learn important information on fpga
<yuexinqi> 在 2025-06-18 上传 | 大小：1.52mb | 下载：0

[VHDL编程] key-board-and-mouse-VerilogHDL

说明：键盘鼠标的原代码,用FPGA实现,使用VerilogHDL编写-Keyboard and mouse of the original code, FPGA, using VerilogHDL writing
<刘辉> 在 2025-06-18 上传 | 大小：1.52mb | 下载：0

[VHDL编程] DE2_NET

说明：基于altera公司EP2C35672C6的DE2板子的光盘中的自带文件。DE2_NET，网络模块。-Based on the DE2 board altera company EP2C35672C6 CD in its own file. DE2_NET, network modules.
<毛孩子> 在 2025-06-18 上传 | 大小：1.52mb | 下载：0

[VHDL编程] cnt10

说明：这是一个使用vhdl语言编写的fpga代码，它能够实现0-9之内的计数功能。-This is a use of the VHDL language fpga code, it can achieve the 0-9 count.
<yubaoming> 在 2025-06-18 上传 | 大小：1.52mb | 下载：0

[VHDL编程] Multi-function-digital-clock

说明：1、 了解数字钟的工作原理。 2、 进一步熟悉用VHDL语言编写驱动七段码管显示的代码。 3、 掌握VHDL编写中的一些小技巧。 -1, to understand digital clock works. 2, more familiar with the use of VHDL language driver seven segment display code. 3, master VHDL prepared some of the tips.
<> 在 2025-06-18 上传 | 大小：1.52mb | 下载：0

[VHDL编程] duogongnengshuzizhong

说明：FPGA开发实例 之 多功能数字钟.多功能数字钟应该具有的功能有：显示时－分－秒、整点报时、小时和分钟可调等基本功能。-FPGA development instance of multi-function digital clock. The function of the multi-function digital clock should have are: show- points- second, hour, hour and minute basic function such a
<pld> 在 2025-06-18 上传 | 大小：1.52mb | 下载：0