[VHDL编程] cronometro

说明：This the program of a timer with a accuracy of ms-This is the program of a timer with a accuracy of ms
<Sergio> 在 2025-06-19 上传 | 大小：1.47mb | 下载：0

[VHDL编程] dds

说明：dds 驱动 ad9851 fpga vhdl-ad9851 dds ad9851 fpga vhdl
<ZHANGLONG> 在 2025-06-19 上传 | 大小：1.47mb | 下载：0

[VHDL编程] cic

说明：在MATLAB2007A/SIMULINK环境下用DSP BUILDER8.0实现了五级CIC，解决了溢出问题。生成了可用的VHDL文件。- DSP BUILDER8.0 A 5 stages CIC filer is realized in MATLAB2007A/SIMULINK by using DSP Builder 8.0.The overflow problem is resulved.Useful VHDL files are generated at last.
<hcq> 在 2025-06-19 上传 | 大小：1.47mb | 下载：0

[VHDL编程] all-digital-fm-receiver

说明：all digital fm receiver using vhdl programming language project for electronics and communication engineering students.
<Rahul> 在 2025-06-19 上传 | 大小：1.47mb | 下载：0

[VHDL编程] display

说明：摘要本实验室的理解和实现一个简单的由内而外的光栅视频显示。由于填写此实验室,你就应该欣赏一下一个光栅视频显示工作。你的设计将显示一个50x40网格上的文字8x8标准光栅显示和接受输入改变用户控制下面显示的人物。-The objective of this lab is to understand and implement a simple character-based raster video display. As a result of completing this lab, you
<liu> 在 2025-06-19 上传 | 大小：1.47mb | 下载：0

[VHDL编程] Fpga420

说明：单片机与fpga通信，用于测试芯片测试仪，基于quartus-SCM and fpga communication tester for testing the chip, based on quartus
<林东斌> 在 2025-06-19 上传 | 大小：1.47mb | 下载：0

[VHDL编程] TX_SCI

说明：简单的串口程序,根据矩阵键盘的输入从串口输出按键值 (0-F)-Simple serial program, according to the input matrix keyboard key value from the serial output (0-F)
<Domo> 在 2025-06-19 上传 | 大小：1.47mb | 下载：0

[VHDL编程] FPGA

说明：fpga的相关例程，从爱问找到的，据说很实用-failed to translate
<恒> 在 2025-06-19 上传 | 大小：1.47mb | 下载：0

[VHDL编程] uart_latest.tar

说明：串口（UART）的verilog源代码，可以供设计参考-Serial port (UART) of the Verilog source code, can be used for reference in design
<> 在 2025-06-19 上传 | 大小：1.47mb | 下载：0

[VHDL编程] add

说明：Verilog 语言 加法器仿真调试过，没有任何问题 很简单的FPGA入门。-Verilog adder
<gaoshiguang> 在 2025-06-19 上传 | 大小：1.47mb | 下载：0

[VHDL编程] zx3016_shiboqi

说明：vhdl语言编写的示波器，能够显示三角波，方波，锯齿波等波形，能够切换波形-vhdl language oscilloscope can display a triangular wave, square wave, sawtooth waveform, capable of switching waveform
<朱翔> 在 2025-06-19 上传 | 大小：1.47mb | 下载：0

[VHDL编程] uart16550_latest.tar

说明：UART16550是16550兼容的UART核心（主要）。 总线接口是WISHBONE SoC总线启。B. 所有功能的标准选择16550 UART：FIFO的基础操作，要求和其他中断。 数据表可以下载从CVS树随着源代码-uart16550 is a 16550 compatible (mostly) UART core. The bus interface is WISHBONE SoC bus Rev. B. Features all the standa
<asdtgg> 在 2025-06-19 上传 | 大小：1.47mb | 下载：0