[VHDL编程] Eng

说明：HDL Design, verification using HDL languidges
<romanp> 在 2025-06-10 上传 | 大小：15.82mb | 下载：0

[VHDL编程] Digital_Signal_Integrity

说明：Book on PCB digital signal integrity issues.
<_Aquarius_> 在 2025-06-10 上传 | 大小：15.79mb | 下载：0

[VHDL编程] FPGA-Prototyping-by-VHDL-Examples---Xilinx-Sparta

说明：FPGA prototyping by VHDL examples include FIFO,RAM,ROM,filters, registers and others-FPGA prototyping by VHDL examples include FIFO,RAM,ROM,filters, registers and others
<Aleks> 在 2025-06-10 上传 | 大小：15.85mb | 下载：0

[VHDL编程] vhdl

说明：vhdl基础教程，里面详细讲述了语法要求，还有实例，很适合初学者学习。-vhdl tutorial basis, which describe in detail the syntax requirements, as well as examples, it is suitable for beginners to learn.
<money> 在 2025-06-10 上传 | 大小：15.76mb | 下载：0

[VHDL编程] sim

说明：时钟倍频后，通过Modelsim仿真验证任意占空比可调的PWM信号-After the clock multiplier, through Modelsim simulation arbitrary variable duty cycle PWM signal
<程维好> 在 2025-06-10 上传 | 大小：15.84mb | 下载：0

[VHDL编程] sgmii_latest[1].tar

说明：这个工程应用于千兆网传输的物理代码子层，同时也用于SGMII接口。两者不同之处是自动协商时链接定时器和控制信息。-This core implements Physical Coding Sublayer of 1000BaseX transmission (IEEE 802.3 Clause36 and 37). This core can also be used for SGMII interface as this interface leverages 1000BaseX PCS.
<hejun> 在 2025-06-10 上传 | 大小：15.8mb | 下载：0

[VHDL编程] dtrigger

说明：分频器，对输入时钟进行分频,可以用来驱动电机，或者用作其他需要时钟源的外设的驱动信号-Divider, devide the input clock frequency to another frequence clock signal
<wxl> 在 2025-06-10 上传 | 大小：15.8mb | 下载：0

[VHDL编程] gpmc

说明：GPMC模块源代码。适合初学者的FPGA学习。-GPMC module source code. FPGA for beginners to learn.
<daizunchao> 在 2025-06-10 上传 | 大小：15.82mb | 下载：0

[VHDL编程] shiboqi

说明：数字示波器是数据采集，A/D转换，软件编程等一系列的技术制造出来的高性能示波器。显示效果不如模拟示波器，但是带宽大，功能丰富，已经成为测试的主流。-Digital oscilloscope is a data acquisition, A/D conversion, software programming, a series of technology to produce high performance oscilloscope. The display effect is not as
<吴立> 在 2025-06-10 上传 | 大小：15.78mb | 下载：0

[VHDL编程] FPGA开发实战手册 V1.1

说明：介绍了fpga的开发流程，对实际案例进行源码剖析，清楚易学(Introduced the FPGA development process, carries on the source code analysis to the actual case, clear is easy to learn)
<大众 > 在 2025-06-10 上传 | 大小：15.83mb | 下载：2

[VHDL编程] AD7606_1

说明：ad7606采集Verilog 编写的模块 有仿真图(ad7606 Verilog ad7606 Verilog)
<maymumu > 在 2025-06-10 上传 | 大小：15.77mb | 下载：0

[VHDL编程] DDR3_controler

说明：s6和k7 fpga的ddr3 ip控制器使用说明；(S6 and K7 FPGA DDR3 IP controller use instructions)
<葫芦娃的说> 在 2025-06-10 上传 | 大小：15.82mb | 下载：0