[VHDL编程] DELAY1

说明：本程序以ISE为开发平台，采用VHDL为开发语言，实现了对一个时钟信号延时的功能-the procedures to ISE for the development platform for the development of VHDL language, Implementation of a clock signal delay function
<刘小军> 在 2025-06-22 上传 | 大小：1.26mb | 下载：0

[VHDL编程] DataAcquisitionCard

说明：usb2.0的高速数据采集卡ISE工程包，包括了完整的设计-usb2.0 high-speed data acquisition card ISE project package, including a complete design
<呵呵> 在 2025-06-22 上传 | 大小：1.26mb | 下载：0

[VHDL编程] led

说明：此书是针对于初学者而写的一本教程,里面对 LED 的各方 面进行了详细的介绍,,让初学者能够在很短的时候了解 LED 相关各种参数指标，LED 驱动，LED 应用的注意事 项等等，此书已经帮助了很多初学者和销售员，对初学者 和销售员来说,是一本入门极好的秘籍。 -This book is written for beginners but a tutorial, which the various aspects of the LED described in detail, s
<lizhe> 在 2025-06-22 上传 | 大小：1.26mb | 下载：0

[VHDL编程] verilog

说明：Verilog初学者例程:1位全加器行为级设计、1位全加器门级设计、4位超前进位加法器、8位bcd十进制加法器、8位逐次进位加法器、16位超前进位加法器、16位级联加法器、多路四选一门级设计、七段译码器门级设计-Verilog routines for beginners: a behavioral-level design full adder, a full adder gate-level design, 4-ahead adder, decimal 8-bit bcd adder, 8-
<城管111> 在 2025-06-22 上传 | 大小：1.26mb | 下载：0

[VHDL编程] PN_m.sequence

说明：关于编译的一个3位伪随机序列源文件，简单实用，适合作例题看！-Compiled on a three pseudo-random sequence of source files, simple and practical, suitable for example to see!
<陈琳> 在 2025-06-22 上传 | 大小：1.26mb | 下载：0

[VHDL编程] HardCopy

说明：HardCopy的器件介绍，用于初学者了解ALTERA的器件参数-A descr iption of the Ethernet Tester
<robin> 在 2025-06-22 上传 | 大小：1.26mb | 下载：0

[VHDL编程] Verilog

说明：夏宇闻-Verilog经典教程，学习Verilog入门必看-Xia Yu Wen-Verilog classic guide to learn Verilog entry must see
<> 在 2025-06-22 上传 | 大小：1.26mb | 下载：0

[VHDL编程] Debussy-learning

说明：Debussy仿真软件使用方法及配套的实例代码。很详细的介绍了Debussy软件的使用方法，结合Modelsim来使用-Debussy simulation software use and supporting examples of code. Very detailed descr iption of the use of Debussy software, combined with Modelsim to use
<wyzg> 在 2025-06-22 上传 | 大小：1.26mb | 下载：0

[VHDL编程] hdl-master

说明：AD9361的ip核，已经调试通过，在vivado上可以运行通。AD9361是一个双通道的便捷收发器，通常用于3G/4G基站。-AD9361' s ip nuclear, debugging has been passed on vivado can run through. AD9361 is a dual-channel transceiver convenient, usually used in 3G/4G base stations.
<liufei> 在 2025-06-22 上传 | 大小：1.26mb | 下载：0

[VHDL编程] time

说明：利用quatars,vhdl实现有倒计时功能计时器，设计定时器功能有正向计时和倒向计时，可暂停计数，继续计数。当倒向计时计数为0时会报警（时间为1分钟）在报警期间可以认为关闭-Using quataus, VHDL realization which has the function of the countdown counter, timer design features are timing and backward timing, can suspend count, continue
<bella> 在 2025-06-22 上传 | 大小：1.26mb | 下载：0

[VHDL编程] 夏宇闻-Verilog经典教程

说明：verilog经典教程，对于新手有很大的帮助(Verilog classic tutorials, a great help for beginners)
<diangun > 在 2025-06-22 上传 | 大小：1.26mb | 下载：0

[VHDL编程] 夏宇闻-Verilog经典教程

说明：夏宇闻-Verilog经典教程。电子版。很好的入门书籍。(Xia Yu -Verilog classic tutorial. Electronic.Good introductory books.)
<Vincent、> 在 2025-06-22 上传 | 大小：1.26mb | 下载：0