[VHDL编程] 3-8译码器

说明：vhdl的3-8译码器-instantiate the 3-8 decoder
<熊辉波> 在 2025-08-07 上传 | 大小：976kb | 下载：0

[VHDL编程] SDRAM

说明：基于SDRAM的存储器接口设计，采用verilog编写-SDRAM memory interface design based on
<沈兰亭> 在 2025-08-07 上传 | 大小：978kb | 下载：0

[VHDL编程] lcd_test

说明：Xilinx Spartan-3E实验板上基于verilog控制lcd屏幕A到Z反复轮转显示。-Xilinx Spartan-3E verilog based test control board lcd screen A to Z repeated rotary display.
<陈海凯> 在 2025-08-07 上传 | 大小：976kb | 下载：0

[VHDL编程] alteraipcore

说明：Altera公司的15个ip核的源代码，找了很久才找到的一些常用ip core-Altera 15 nuclear source ip
<李昀泽> 在 2025-08-07 上传 | 大小：976kb | 下载：0

[VHDL编程] lab

说明：VHDL Lab manual useful for experiment purpose
<Vinodh> 在 2025-08-07 上传 | 大小：978kb | 下载：0

[VHDL编程] VGAinterfacedesigexamplesandtestprocedures

说明：VGA接口设计实例及测试程序 实验通过-VGA interface design examples and test procedures
<rambo> 在 2025-08-07 上传 | 大小：976kb | 下载：0

[VHDL编程] dds

说明：反映测试，测试反应的时间，达到在滚定时间按下会显示你花费时间。-Reflect the test, test the reaction time to achieve the given time in the roll press will show you spend time.
<陈> 在 2025-08-07 上传 | 大小：978kb | 下载：0

[VHDL编程] reaction-timer

说明：reaction timer by verilog
<nedved> 在 2025-08-07 上传 | 大小：976kb | 下载：0

[VHDL编程] EXP4

说明：FPGA系统设计，通过他可以让初学者更快的入门，对嵌入式开发有更深的认识。-FPGA system design, beginners of practice good tools
<chenshi> 在 2025-08-07 上传 | 大小：978kb | 下载：0

[VHDL编程] clock_lcd1602

说明：在DE2-70上可同时实现数码管和LCD1602上动态显示电子表的数字。-In DE2-70 can be at the same time in the digital tube and LCD1602 dynamic display of the electronic watch value.
<刘俊朋> 在 2025-08-07 上传 | 大小：977kb | 下载：0

[VHDL编程] uart

说明：串口的实现代码，用verilog编写的，并附有仿真文件。-Serial implementation code written using verilog, together with simulation files.
<jianglei> 在 2025-08-07 上传 | 大小：978kb | 下载：0

[VHDL编程] Single_pwm

说明：这是一个生成pwm波的程序，使用按键改变占空比的大小，通过增加按键的消抖程序能够精确控制占空比的变化。(This is a program to generate pwm wave, use the button to change the size of the duty cycle, by increasing the key of the shaking program can accurately control the duty cycle changes.)
<FPGAWY1 > 在 2025-08-07 上传 | 大小：979kb | 下载：0