[VHDL编程] xapp_hls_Matrix Multiply

说明：This repository includes a pure Vitis HLS implementation of matrix-matrix multiplication (A*B=C) for Xilinx FPGAs, using Xilinx Vitis to instantiate memory and PCIe controllers and interface with the host. Experiments run on a VCU1525 achieved 462
<1679556379@qq.com> 在 2023-03-28 上传 | 大小：571.33kb | 下载：0

[VHDL编程] adc test

说明：This is a zynq 7020 fpga adc test.
<ravisaini> 在 2023-06-09 上传 | 大小：4.37kb | 下载：0

[VHDL编程] adc

说明：fpga adc test program.
<ravisaini> 在 2023-06-09 上传 | 大小：5.21kb | 下载：0

[VHDL编程] uart-vhdl

说明：Code to receive information with VHDL
<dornabit> 在 2023-12-23 上传 | 大小：1.06mb | 下载：1

[VHDL编程] Divider-vhdl

说明：Divider-VHDL by spartan 6
<dornabit> 在 2023-12-23 上传 | 大小：15.75kb | 下载：1

[VHDL编程] fifo-vhdl

说明：code fifo by spartan6
<dornabit> 在 2023-12-23 上传 | 大小：14.17kb | 下载：1

[VHDL编程] sum in vhdl

说明：Sum module for Cyclone IV
<w3bpunk> 在 2024-09-29 上传 | 大小：767.96kb | 下载：0

[VHDL编程] Adder of three numbers VHDL

说明：Adder of three numbers module in vhdl
<w3bpunk> 在 2024-09-29 上传 | 大小：775.78kb | 下载：0

[VHDL编程] Counter up and down

说明：vhdl code + testbench of up and down counter based on t-trigger
<w3bpunk> 在 2024-10-03 上传 | 大小：34.16kb | 下载：0

[VHDL编程] decoder

说明：4 bit input decoder binary to binary-decimal with testbench files
<w3bpunk> 在 2024-10-03 上传 | 大小：644.97kb | 下载：0

[VHDL编程] multiplier fpga

说明：Multiplication of two numbers from 0 to 9. The first number is displayed on the HEX7 indicator, increases with the KEY3 button, and decreases with the KEY2 button, the second is displayed on the HEX5 indicator, increases with the KEY1 button an
<w3bpunk> 在 2024-11-10 上传 | 大小：972.63kb | 下载：0

[VHDL编程] fpga图像边缘拓展

说明：图像处理中需要滑窗，假如需要保持图像尺寸不变，处理结果更好，就需要边缘复制，边缘填充等等
<xiangge*******> 在 2025-03-31 上传 | 大小：20.33mb | 下载：1