资源列表

« 1 23 4 5 6 7 8 9 10 ... 50 »

[硬件设计Water-Level-Controller

说明:water level controller with PIC and source code (CCS C)
<HB> 在 2024-05-04 上传 | 大小:1024 | 下载:0

[硬件设计control

说明:implementation of a control system analysis.
<andy> 在 2024-05-04 上传 | 大小:1024 | 下载:0

[硬件设计memTB

说明:it is a testbench describing the function of a memory
<Sai Ravula> 在 2024-05-04 上传 | 大小:1024 | 下载:0

[硬件设计TB6560C

说明:TB6560驱动 用来驱动TB6560 51单片机编写-TB6560 drive
<高伟康> 在 2024-05-04 上传 | 大小:1024 | 下载:0

[硬件设计home-eatching

说明:stop watch PCB design
<Ravi> 在 2024-05-04 上传 | 大小:1024 | 下载:0

[硬件设计freq_divider7

说明:本程序为七分频数字电路的实现,采用VHDL语言编程,采用常见的奇数次分频方法实现,进仿真证实可用。其他奇数次可以直接修改程序中相关参数值即可直接移植引用-This procedure is the seventh-frequency digital circuits implemented using VHDL language programming, using a common method to achieve the odd
<LHX> 在 2024-05-04 上传 | 大小:1024 | 下载:0

[硬件设计IIC24C02

说明:24C02程序,写一个字节,读一个字节,任意地址写入一个字节,任意地址读出一个字节-IICprogram,write one byte,read one byte,any address write one byte,any address read one byte
<123> 在 2024-05-04 上传 | 大小:1024 | 下载:0

[硬件设计dpll

说明:数字锁相环 dpll的 编译通过,使用verilog HDL语言对锁相环进行基于FPGA的全数字系统设计,以及对其性能进行分析和计算机仿真的具体方法-Digital phase-locked loop dpll compiler through the use of verilog HDL language on the phase-locked loop FPGA-based digital system design, as wel
<王铎皓> 在 2024-05-04 上传 | 大小:1024 | 下载:0

[硬件设计8key

说明: 8个按键控制二极管不同的亮灭显示,蜂鸣器不同的声调-Eight key control diode destroy the light of different display, buzzer different tones
<王瑞杰> 在 2024-05-04 上传 | 大小:1024 | 下载:0

[硬件设计xiaoche

说明:电机驱动程序,基于L298N的电机驱动Python编程-The motor driver, driven by L298N, drives the Python programming
<李宁> 在 2024-05-04 上传 | 大小:1024 | 下载:0

[硬件设计BodePlots

说明:利用MATLAB实现一种单相逆变器的控制系统波特图分析- U5229 u758MATCC u5B9E u73B0 u4E00 u79CD u5355 u76F8 u9006 u53D8 u5668 u7684 u63A7 u5236 u7CFB u7EDF u6CE2 u7279 u56FE u5206 u6790
<jia> 在 2024-05-04 上传 | 大小:1024 | 下载:0

[硬件设计EF1

说明:Pspice Emitter Follow
<Mr.St > 在 2024-05-04 上传 | 大小:1024 | 下载:0
« 1 23 4 5 6 7 8 9 10 ... 50 »

源码中国 www.ymcn.org