文件名称:usb_phy_verilog.tar
下载
别用迅雷、360浏览器下载。
如迅雷强制弹出,可右键点击选“另存为”。
失败请重下,重下不扣分。
如迅雷强制弹出,可右键点击选“另存为”。
失败请重下,重下不扣分。
介绍说明--下载内容均来自于网络,请自行研究使用
usb的逻辑设计代码,供大家研究或使用,参考-the logic design usb code, or use for your research, reference相关搜索: VHDL
USB
USB
(系统自动生成,下载前可以参看下载内容)
下载文件列表
41695064usb_phy_verilog.tar