文件名称:clock
下载
别用迅雷、360浏览器下载。
如迅雷强制弹出,可右键点击选“另存为”。
失败请重下,重下不扣分。
如迅雷强制弹出,可右键点击选“另存为”。
失败请重下,重下不扣分。
介绍说明--下载内容均来自于网络,请自行研究使用
由锁相环(PLL)产生所需的2分频与4分频时钟8分频时钟
clk.qpf为可执行主程序
-By the phase-locked loop (PLL) have the necessary 2-and 4-frequency clock frequency of 8 minutes for Executable clk.qpf main clock相关搜索: PLL
VHDL
clk.qpf为可执行主程序
-By the phase-locked loop (PLL) have the necessary 2-and 4-frequency clock frequency of 8 minutes for Executable clk.qpf main clock相关搜索: PLL
VHDL
(系统自动生成,下载前可以参看下载内容)
下载文件列表
clock
.....\clk.asm.rpt
.....\clk.done
.....\clk.eda.rpt
.....\clk.fit.rpt
.....\clk.fit.smsg
.....\clk.fit.summary
.....\clk.flow.rpt
.....\clk.map.rpt
.....\clk.map.summary
.....\clk.pin
.....\clk.pof
.....\clk.ppf
.....\clk.qpf
.....\clk.qsf
.....\clk.qws
.....\clk.sim.rpt
.....\clk.sof
.....\clk.tan.rpt
.....\clk.tan.summary
.....\clk.v
.....\clk.vwf
.....\clk_bb.v
.....\clock_gen.bdf
.....\db
.....\..\clk.asm.qmsg
.....\..\clk.cbx.xml
.....\..\clk.cmp.cdb
.....\..\clk.cmp.hdb
.....\..\clk.cmp.kpt
.....\..\clk.cmp.logdb
.....\..\clk.cmp.rdb
.....\..\clk.cmp.tdb
.....\..\clk.cmp0.ddb
.....\..\clk.dbp
.....\..\clk.db_info
.....\..\clk.eco.cdb
.....\..\clk.eda.qmsg
.....\..\clk.eds_overflow
.....\..\clk.fit.qmsg
.....\..\clk.hier_info
.....\..\clk.hif
.....\..\clk.map.cdb
.....\..\clk.map.hdb
.....\..\clk.map.logdb
.....\..\clk.map.qmsg
.....\..\clk.pre_map.cdb
.....\..\clk.pre_map.hdb
.....\..\clk.psp
.....\..\clk.rtlv.hdb
.....\..\clk.rtlv_sg.cdb
.....\..\clk.rtlv_sg_swap.cdb
.....\..\clk.sgdiff.cdb
.....\..\clk.sgdiff.hdb
.....\..\clk.signalprobe.cdb
.....\..\clk.sim.hdb
.....\..\clk.sim.qmsg
.....\..\clk.sim.rdb
.....\..\clk.sim.vwf
.....\..\clk.sld_design_entry.sci
.....\..\clk.sld_design_entry_dsc.sci
.....\..\clk.syn_hier_info
.....\..\clk.tan.qmsg
.....\..\wed.zsf
.....\simulation
.....\..........\modelsim
.....\..........\........\clk.vo
.....\..........\........\clk_modelsim.xrf
.....\..........\........\clk_v.sdo
.....\说明文档.txt
.....\clk.asm.rpt
.....\clk.done
.....\clk.eda.rpt
.....\clk.fit.rpt
.....\clk.fit.smsg
.....\clk.fit.summary
.....\clk.flow.rpt
.....\clk.map.rpt
.....\clk.map.summary
.....\clk.pin
.....\clk.pof
.....\clk.ppf
.....\clk.qpf
.....\clk.qsf
.....\clk.qws
.....\clk.sim.rpt
.....\clk.sof
.....\clk.tan.rpt
.....\clk.tan.summary
.....\clk.v
.....\clk.vwf
.....\clk_bb.v
.....\clock_gen.bdf
.....\db
.....\..\clk.asm.qmsg
.....\..\clk.cbx.xml
.....\..\clk.cmp.cdb
.....\..\clk.cmp.hdb
.....\..\clk.cmp.kpt
.....\..\clk.cmp.logdb
.....\..\clk.cmp.rdb
.....\..\clk.cmp.tdb
.....\..\clk.cmp0.ddb
.....\..\clk.dbp
.....\..\clk.db_info
.....\..\clk.eco.cdb
.....\..\clk.eda.qmsg
.....\..\clk.eds_overflow
.....\..\clk.fit.qmsg
.....\..\clk.hier_info
.....\..\clk.hif
.....\..\clk.map.cdb
.....\..\clk.map.hdb
.....\..\clk.map.logdb
.....\..\clk.map.qmsg
.....\..\clk.pre_map.cdb
.....\..\clk.pre_map.hdb
.....\..\clk.psp
.....\..\clk.rtlv.hdb
.....\..\clk.rtlv_sg.cdb
.....\..\clk.rtlv_sg_swap.cdb
.....\..\clk.sgdiff.cdb
.....\..\clk.sgdiff.hdb
.....\..\clk.signalprobe.cdb
.....\..\clk.sim.hdb
.....\..\clk.sim.qmsg
.....\..\clk.sim.rdb
.....\..\clk.sim.vwf
.....\..\clk.sld_design_entry.sci
.....\..\clk.sld_design_entry_dsc.sci
.....\..\clk.syn_hier_info
.....\..\clk.tan.qmsg
.....\..\wed.zsf
.....\simulation
.....\..........\modelsim
.....\..........\........\clk.vo
.....\..........\........\clk_modelsim.xrf
.....\..........\........\clk_v.sdo
.....\说明文档.txt